半导体器件制造技术

本实用新型专利技术至少提供一种半导体器件，包括：衬底，具有器件隔离结构和埋入式栅极；绝缘结构，覆盖埋入式栅极并形成于衬底上；位线接触栓塞，在沉积炉管机台中形成于绝缘结构中，并位于相邻两个埋入式栅极之间的衬底上方；自然氧化层，形成于衬底与位线接触栓塞之间，在同一沉积炉管机台中清洗该自然氧化层，使其厚度小于等于2埃，该技术方案可以降低接触电阻，提高电性能。

semiconductor device

The utility model provides at least one semiconductor device, including a substrate, which has a device isolation structure and an embedded grid; an insulation structure, which covers an embedded grid and forms on the substrate; a potential line contact embolism, which is formed in an insulating structure in a depositing furnace tube platform and is located on a substrate between two adjacent embedded grid electrodes. Above, the natural oxide layer is formed between the substrate and the potential line contact embolism, and the natural oxide layer is cleaned in the same sedimentation furnace tube machine table to make its thickness less than 2 A. The technical scheme can reduce the contact resistance and improve the electrical performance.

【技术实现步骤摘要】
半导体器件
本技术涉及半导体领域，尤其涉及一种半导体器件。
技术介绍
在DRAM(DynamicRandomAccessMemory，动态随机存取存储器)器件的制造过程中，需要沉积多晶硅(polysilicon，简称poly)以形成位线接触(Bitlinecontact)导电结构和存储节点接触(Storagenodecontact)导电结构。随着集成电路的尺寸微缩，对poly的接触电阻的要求越来越高。在半导体器件的制造过程中，不同的工艺要在不同的机台或反应室内进行，半导体器件在进入某一机台前需要经历等待时间，因为需要将半导体器件从上一个机台搬运至该机台的过程，在进入炉管机台沉积poly前的等待时间中，前层poly或硅衬底的裸露处由于氧化会形成自然氧化层，自然氧化层会影响接触电阻，降低位线接触导电结构和存储节点接触导电结构的导电能力。
技术实现思路
本技术提供一种半导体器件，以解决或缓解现有技术中的一项或更多项技术问题。作为本技术的一个方面，本技术实施例提供一种半导体器件，包括：衬底，具有器件隔离结构和埋入式栅极；绝缘结构，覆盖所述埋入式栅极并形成于所述衬底上；位线接触栓塞，在沉积炉管机台中形成于所述绝缘结构中，并位于相邻两个埋入式栅极之间的衬底上方；第一自然氧化层，形成于所述衬底与所述位线接触栓塞之间，在所述沉积炉管机台中清洗所述第一自然氧化层，以使所述第一自然氧化层的厚度小于等于2埃。进一步地，所述位线接触栓塞形成于原位P掺杂多晶硅，并且掺杂P的浓度为每立方厘米1019个至每立方厘米5×1021个。优选地，所述半导体器件还包括：位线，覆盖所述位线接触栓塞，且所述位线的顶部和侧壁被所述绝缘结构包围；存储节点接触栓塞，在所述沉积炉管机台中形成于所述绝缘结构中，并位于相邻的所述埋入式栅极和所述器件隔离结构之间的衬底上方；第二自然氧化层，形成于所述衬底与所述存储节点接触栓塞之间，在所述沉积炉管机台中清洗所述第二自然氧化层，以使所述第二自然氧化层的厚度小于等于2埃。优选地，所述半导体器件还包括：位线，覆盖所述位线接触栓塞，且所述位线的顶部和侧壁被所述绝缘结构包围；存储节点接触栓塞，在所述沉积炉管机台中形成于所述绝缘结构中，并位于相邻的所述埋入式栅极和所述器件隔离结构之间的衬底上方，在所述沉积炉管机台中清洗所述衬底，以使所述存储节点接触栓塞与所述衬底直接接触。作为本技术的另一个方面，本技术实施例提供一种半导体器件，包括：衬底，具有器件隔离结构和埋入式栅极；绝缘结构，覆盖所述埋入式栅极并形成于所述衬底上；位线接触栓塞，在沉积炉管机台中形成于所述绝缘结构中，并位于相邻两个埋入式栅极之间的衬底上方，在所述沉积炉管机台中清洗所述衬底，以使所述位线接触栓塞与所述衬底直接接触。进一步地，所述位线接触栓塞形成于原位P掺杂多晶硅，并且掺杂P的浓度为每立方厘米1019个至每立方厘米5×1021个。进一步地，所述半导体器件还包括：位线，覆盖所述位线接触栓塞，且所述位线的顶部和侧壁被所述绝缘结构包围；存储节点接触栓塞，在所述沉积炉管机台中形成于所述绝缘结构中，并位于相邻的所述埋入式栅极和所述器件隔离结构之间的衬底上方；自然氧化层，形成于所述衬底与所述存储节点接触栓塞之间，在所述沉积炉管机台中清洗所述自然氧化层，以使所述自然氧化层的厚度小于等于2埃。优选地，所述半导体器件还包括：位线，覆盖所述位线接触栓塞，且所述位线的顶部和侧壁被所述绝缘结构覆盖；存储节点接触栓塞，在所述沉积炉管机台中形成于所述绝缘结构中，并位于相邻的所述埋入式栅极和所述器件隔离结构之间的衬底上方，在所述沉积炉管机台中清洗所述衬底，以使所述存储节点接触栓塞与所述衬底直接接触。作为本技术的另一个方面，本技术实施例提供一种半导体器件，包括：衬底，具有覆盖位线的绝缘结构；存储节点接触栓塞，在沉积炉管机台中形成于所述绝缘结构中；自然氧化层，形成于所述衬底与所述存储节点接触栓塞之间，在所述沉积炉管机台中清洗所述自然氧化层，以使所述自然氧化层的厚度小于等于2埃。作为本技术的另一个方面，本技术实施例提供一种半导体器件，包括，包括：衬底，具有覆盖位线的绝缘结构；存储节点接触栓塞，在沉积炉管机台中形成于所述绝缘结构中，在所述沉积炉管机台中清洗所述衬底，以使所述存储节点接触栓塞与所述衬底直接接触。本技术实施例采用上述技术方案，可以降低接触电阻，提高电性能。上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本技术进一步的方面、实施方式和特征将会是容易明白的。附图说明在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本技术公开的一些实施方式，而不应将其视为是对本技术范围的限制。图1-1至图1-6为实施例一中形成位线接触栓塞的示意图。图2-1至图2-6为实施例二中形成存储节点接触栓塞的示意图。附图标记说明：10：沉积炉管机台；20：刻蚀气体；210：衬底；222：第一自然氧化层；222A：厚度减小的第一自然氧化层；230：存储节点接触薄膜；231：存储节点接触栓塞；232：存储节点接触槽；240：位线接触薄膜；241：位线接触孔；242：位线接触栓塞；243：位线；251：隔离沟槽；252：垫层；253：器件隔离结构；260：埋入式栅极；261：埋入式栅极沟槽；262：栅极氧化层；263：字线；270：绝缘结构；271：第一绝缘层；272：第二绝缘层；273：第三绝缘层；274：第三绝缘层；275：第五绝缘层；280：介质层；290：过渡层；322：第二自然氧化层；322A：厚度减小的第二自然氧化层。具体实施方式在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本技术的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。在本技术的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。在本技术中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“方”和“上面本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括：衬底(210)，具有器件隔离结构(253)和埋入式栅极(260)；绝缘结构(270)，覆盖所述埋入式栅极并形成于所述衬底上；位线接触栓塞(242)，在沉积炉管机台中形成于所述绝缘结构中，并位于相邻两个埋入式栅极之间的衬底上方；以及第一自然氧化层(222A)，形成于所述衬底与所述位线接触栓塞之间，在所述沉积炉管机台中清洗所述第一自然氧化层，以使所述第一自然氧化层的厚度小于等于2埃。

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：衬底(210)，具有器件隔离结构(253)和埋入式栅极(260)；绝缘结构(270)，覆盖所述埋入式栅极并形成于所述衬底上；位线接触栓塞(242)，在沉积炉管机台中形成于所述绝缘结构中，并位于相邻两个埋入式栅极之间的衬底上方；以及第一自然氧化层(222A)，形成于所述衬底与所述位线接触栓塞之间，在所述沉积炉管机台中清洗所述第一自然氧化层，以使所述第一自然氧化层的厚度小于等于2埃。2.根据权利要求1所述的半导体器件，其特征在于，所述位线接触栓塞形成于原位P掺杂多晶硅，并且掺杂P的浓度为每立方厘米1019个至每立方厘米5×1021个。3.根据权利要求1或2所述的半导体器件，其特征在于，所述半导体器件还包括：位线(243)，覆盖所述位线接触栓塞，且所述位线的顶部和侧壁被所述绝缘结构包围；存储节点接触栓塞(231)，在所述沉积炉管机台中形成于所述绝缘结构中，并位于相邻的所述埋入式栅极和所述器件隔离结构之间的衬底上方；第二自然氧化层(322)，形成于所述衬底与所述存储节点接触栓塞之间，在所述沉积炉管机台中清洗所述第二自然氧化层，以使所述第二自然氧化层的厚度小于等于2埃。4.根据权利要求1或2所述的半导体器件，其特征在于，所述半导体器件还包括：位线，覆盖所述位线接触栓塞，且所述位线的顶部和侧壁被所述绝缘结构包围；存储节点接触栓塞，在所述沉积炉管机台中形成于所述绝缘结构中，并位于相邻的所述埋入式栅极和所述器件隔离结构之间的衬底上方，在所述沉积炉管机台中清洗所述衬底，以使所述存储节点接触栓塞与所述衬底直接接触。5.一种半导体器件，其特征在于，包括：衬底，具有器件隔离结构和埋入式栅极；绝缘结构，覆盖所述埋入式栅极并形成于所述衬底上；位线接触栓塞，在沉积...

【专利技术属性】
技术研发人员：王宏付，
申请(专利权)人：睿力集成电路有限公司，
类型：新型
国别省市：安徽,34