包括堆叠芯片的半导体存储器件及具有其的存储模块制造技术

本发明专利技术构思涉及包括堆叠芯片的半导体存储器件及具有其的存储模块。一种半导体存储器件包括：存储结构，其包括一个堆叠在另一个上的第一集成电路芯片和多个第二集成电路芯片，第一集成电路芯片插置在所述多个第二集成电路芯片中的一对之间；接口单元，其设置在第一集成电路芯片上，存储结构通过接口单元连接到第三电路，并且接口单元将操作信号传输到第一集成电路芯片和所述多个第二集成电路芯片；至少一个芯片间互连器，其与接口单元以及第一集成电路芯片和所述多个第二集成电路芯片连接；以及与接口单元和第三电路连接的外部互连器。

【技术实现步骤摘要】
包括堆叠芯片的半导体存储器件及具有其的存储模块
本专利技术构思的示例性实施方式涉及半导体存储器件，更具体地，涉及包括堆叠芯片的半导体存储器件以及具有其的存储模块。
技术介绍
半导体封装正被制造成小型且具有高容量。制造成本和工艺技术会限制半导体封装容量。半导体芯片(例如存储芯片)可以一个堆叠在另一个上以增加半导体封装的容量。存储芯片的堆叠可以包括主芯片(masterchip)和多个从芯片(slavechip)，在主芯片中提供接口控制电路用于与其它电路通信，多个从芯片与主芯片连接。当外部存储信号被传输到主芯片的控制电路时，主芯片可以响应于存储信号通过芯片间连接器将控制信号传输到每个从芯片。从芯片离主芯片越远，控制信号通过主芯片与从芯片之间的芯片间连接器的信号路径越长。长的信号路径会导致信号延迟和/或功耗增大。存储器件中堆叠的从芯片越多，信号延迟会越长且功耗会越高。
技术实现思路
根据本专利技术构思的一示例性实施方式，一种半导体存储器件包括：存储结构，其包括一个堆叠在另一个上的第一集成电路芯片和多个第二集成电路芯片，其中第一集成电路芯片插置在所述多个第二集成电路芯片中的一对之间；接口单元，其设置在第一集成电路芯片上，其中存储结构通过接口单元连接到第三电路，以及其中接口单元将操作信号传输到第一集成电路芯片和所述多个第二集成电路芯片；至少一个芯片间互连器，其与接口单元以及第一集成电路芯片和所述多个第二集成电路芯片连接；以及与接口单元和第三电路连接的外部互连器。根据本专利技术构思的一示例性实施方式，一种存储模块包括：电路板，其包括内部电路图案和连接到外部电路的接触端子；半导体存储器件，其设置在电路板上，半导体存储器件包括堆叠在电路板上的多个集成电路芯片；以及存储控制器，其设置在电路板上并控制半导体存储器件的操作。半导体存储器件包括：存储结构，其包括所述多个集成电路芯片，其中所述多个集成电路芯片包括一个堆叠在另一个上的第一集成电路芯片和多个第二集成电路芯片，其中第一集成电路芯片插置在所述多个第二集成电路芯片中的一对之间；接口单元，其设置在第一集成电路芯片上，其中存储结构通过接口单元连接到外部电路，以及其中接口单元将操作信号传输到第一集成电路芯片和所述多个第二集成电路芯片；至少一个芯片间互连器，其与接口单元以及第一集成电路芯片和所述多个第二集成电路芯片连接，使得第一集成电路芯片与所述多个第二集成电路芯片之间的操作信号通过所述至少一个芯片间互连器；以及板连接器，其与接口单元和电路板连接，使得存储结构与电路板之间的操作信号通过板连接器。根据本专利技术构思的一示例性实施方式，一种存储模块包括：电路板，其包括第一表面、与第一表面相反的第二表面、在第一表面与第二表面之间穿透电路板的至少一个导电图案、以及设置在第二表面上的接触端子，其中接触端子连接到外部电路并连接到所述至少一个导电图案；半导体存储器件，其设置在电路板的第一表面上，半导体存储器件包括多个集成电路芯片；以及存储控制器，其设置在电路板上并控制半导体存储器件的操作。半导体存储器件包括：存储结构，其包括所述多个集成电路芯片，其中所述多个集成电路芯片包括一个堆叠在另一个上的第一集成电路芯片和多个第二集成电路芯片，其中第一集成电路芯片插置在所述多个第二集成电路芯片中的一对之间；接口单元，其设置在第一集成电路芯片上，其中存储结构通过接口单元连接到外部电路，以及其中接口单元将操作信号传输到第一集成电路芯片和所述多个第二集成电路芯片；至少一个芯片间互连器，其与接口单元以及第一集成电路芯片和第二集成电路芯片连接；以及板连接器，其与接口单元和电路板连接，使得存储结构与电路板之间的操作信号通过板连接器。附图说明通过参照附图详细描述本专利技术构思的示例性实施方式，本专利技术构思的以上及另外的特征将变得更加明显，附图中：图1是示出根据本专利技术构思的一示例性实施方式的半导体存储器件的图；图2是示出根据本专利技术构思的一示例性实施方式的图1的半导体存储器件的透视图；图3是示出根据本专利技术构思的一示例性实施方式的包括图1和2的半导体存储器件的存储模块的剖视图；图4是示出根据本专利技术构思的一示例性实施方式的包括图1和2的半导体存储器件的存储模块的剖视图；图5是示出根据本专利技术构思的一示例性实施方式的包括图1和2的半导体存储器件的存储模块的剖视图；图6是示出根据本专利技术构思的一示例性实施方式的包括图1和2的半导体存储器件的存储模块的剖视图。具体实施方式现在将参照附图更全面地描述本专利技术构思的示例性实施方式。在整个说明书中，相同的附图标记可以指代相同的元件。图1是示出根据本专利技术构思的一示例性实施方式的半导体存储器件的图。图2是示出根据本专利技术构思的一示例性实施方式的图1的半导体存储器件的透视图。参照图1和2，根据本专利技术构思的一示例性实施方式的半导体存储器件500可以包括：具有单个第一集成电路芯片110和多个第二集成电路芯片150的堆叠存储结构100、在第一集成电路芯片110上的接口单元200、与接口单元200以及第一集成电路芯片110和第二集成电路芯片150连接的至少一个芯片间互连器300、以及至少一个外部互连器400。所述多个第二集成电路芯片150可以垂直地堆叠，使得第一集成电路芯片110插置在第二集成电路芯片150之间。接口单元200可以用于在堆叠存储结构100与另外的电路之间传输信号。此外，接口单元200可以用于在第一集成电路芯片110与第二集成电路芯片150之间传输信号。至少一个芯片间互连器300可以与接口单元200以及第一集成电路芯片110和第二集成电路芯片150连接，并且可以用于在接口单元200与第一集成电路芯片110和第二集成电路芯片150之间传输信号。至少一个芯片间互连器300可以用作堆叠存储结构100的操作信号的内部信号路径输送器。至少一个外部互连器400可以与接口单元200和另外的电路连接，使得操作信号可以在堆叠存储结构100与另外的电路之间交换。堆叠存储结构100可以包括可堆叠或布置在预定方向上的多个集成电路芯片。在本专利技术构思的一示例性实施方式中，一个第一集成电路芯片110可以插置在多个第二集成电路芯片150之间。因此，第二集成电路芯片150可以包括：第一存储器组152，其可以布置在第一集成电路芯片110的第一侧；以及第二存储器组154，其可以布置在第一集成电路芯片110的第二侧。第二集成电路芯片150可以包括：上存储器组，其可以布置在第一集成电路芯片110的上侧上；以及下存储器组，其可以布置在第一集成电路芯片110的下侧下方。然而，第二集成电路芯片150可以包括可分别布置在第一集成电路芯片110的左侧和右侧的左存储器组和右存储器组。第一集成电路芯片110可以包括其中可提供接口单元200的主芯片MC。每个第二集成电路芯片150可以包括可通过芯片间互连器300连接到第一集成电路芯片110的从芯片SC。因此，第一集成电路芯片110和第二集成电路芯片150可以像单个芯片组件那样通过芯片间互连器300彼此电连接。第一集成电路芯片110可以包括接口区域I和存储区域M，在接口区域I中可以布置接口单元200，并且在存储区域M中可以存储数字数据。具有接口控制电路的接口单元200可以布置在接口区域I中。来自另外的电路的操作信号可以本文档来自技高网...

【技术保护点】
一种半导体存储器件，包括：存储结构，其包括一个堆叠在另一个上的第一集成电路芯片和多个第二集成电路芯片，其中所述第一集成电路芯片插置在所述多个第二集成电路芯片的一对之间；接口单元，其设置在所述第一集成电路芯片上，其中所述存储结构通过所述接口单元连接到第三电路，以及其中所述接口单元将操作信号传输到所述第一集成电路芯片和所述多个第二集成电路芯片；至少一个芯片间互连器，所述至少一个芯片间互连器与所述接口单元以及所述第一集成电路芯片和所述多个第二集成电路芯片连接；以及外部互连器，其与所述接口单元和所述第三电路连接。

【技术特征摘要】
2016.12.06 KR 10-2016-01649461.一种半导体存储器件，包括：存储结构，其包括一个堆叠在另一个上的第一集成电路芯片和多个第二集成电路芯片，其中所述第一集成电路芯片插置在所述多个第二集成电路芯片的一对之间；接口单元，其设置在所述第一集成电路芯片上，其中所述存储结构通过所述接口单元连接到第三电路，以及其中所述接口单元将操作信号传输到所述第一集成电路芯片和所述多个第二集成电路芯片；至少一个芯片间互连器，所述至少一个芯片间互连器与所述接口单元以及所述第一集成电路芯片和所述多个第二集成电路芯片连接；以及外部互连器，其与所述接口单元和所述第三电路连接。2.根据权利要求1所述的半导体存储器件，还包括多个芯片间互连器，其中所述多个第二集成电路芯片包括布置在所述第一集成电路芯片的第一侧处的第一存储器组及布置在所述第一集成电路芯片的第二侧处的第二存储器组，以及其中所述多个芯片间互连器包括将所述第一集成电路芯片与所述第一存储器组连接的第一互连器组及将所述第一集成电路芯片与所述第二存储器组连接的第二互连器组。3.根据权利要求2所述的半导体存储器件，其中所述多个芯片间互连器包括穿透电极，以及其中所述外部互连器包括连接到所述接口单元的键合线。4.根据权利要求2所述的半导体存储器件，其中所述多个芯片间互连器包括穿透电极，以及其中所述外部互连器包括连接到所述接口单元的凸块结构。5.根据权利要求2所述的半导体存储器件，其中所述多个芯片间互连器包括芯片间键合线，以及其中所述外部互连器包括连接到所述接口单元的板键合线。6.根据权利要求1所述的半导体存储器件，其中所述第一集成电路芯片包括主芯片，所述主芯片包括所述接口单元和用于存储数据的存储单元，以及其中所述多个第二集成电路芯片的每个包括从芯片，所述从芯片包括用于存储数据的存储单元。7.根据权利要求1所述的半导体存储器件，其中所述第一集成电路芯片包括缓冲主芯片，所述缓冲主芯片在其中包括所述接口单元，其中所述第一集成电路芯片不包括存储单元，以及其中所述多个第二集成电路芯片的每个包括从芯片，所述从芯片包括用于存储数据的存储单元。8.一种存储模块，包括：电路板，其包括内部电路图案和连接到外部电路的接触端子；半导体存储器件，其设置在所述电路板上，所述半导体存储器件包括堆叠在所述电路板上的多个集成电路芯片；以及存储控制器，其设置在所述电路板上并控制所述半导体存储器件的操作；其中所述半导体存储器件包括：存储结构，其包括所述多个集成电路芯片，其中所述多个集成电路芯片包括一个堆叠在另一个上的第一集成电路芯片和多个第二集成电路芯片，其中所述第一集成电路芯片插置在所述多个第二集成电路芯片的一对之间；接口单元，其设置在所述第一集成电路芯片上，其中所述存储结构通过所述接口单元连接到所述外部电路，以及其中所述接口单元将操作信号传输到所述第一集成电路芯片和所述多个第二集成电路芯片；至少一个芯片间互连器，所述至少一个芯片间互连器与所述接口单元以及所述第一集成电路芯片和所述多个第二集成电路芯片连接，使得所述第一集成电路芯片与所述多个第二集成电路芯片之间的操作信号通过所述至少一个芯片间互连器；以及板连接器，其与所述接口单元和所述电路板连接，使得所述存储结构与所述电路板之间的操作信号通过所述板连接器。9.根据权利要求8所述的存储模块，其中所述第一集成电路芯片和所述多个第二集成电路芯片中的至少一个第二集成电路芯片沿其延伸的平面基本上平行于所述电路板沿其延伸的平面。10.根据权利要求9所述的存储模块，还包括多个芯片间互连器，其中所述多个第二集成电路芯片包括设置在所述第一集成电路芯片的第一侧上的上存储器组及设置在所述第一集成电路芯片的第二侧上的下存储器组，所述第一侧和所述第二侧彼此相反，其中所述多个芯片间互连器包括将所述第一集成电路芯片与所述上存储器组连接的上穿透电极和将所述第一集成电路...

【专利技术属性】
技术研发人员：金钟完，朴晟喆，裵元一，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR