半导体器件制造技术

本实用新型专利技术涉及半导体器件，能够提高半导体器件的可靠性。半导体器件具有：半导体衬底(1)；导体层(RM)，形成在半导体衬底(1)上、且具有上表面及下表面；导体柱(CP)，在导体层(RM)的上表面上形成，且具有上表面、下表面及侧壁；保护膜(16)，覆盖导体层(RM)的上表面，且具有露出导体柱(CP)上表面及侧壁的开口(16a)；及覆盖导体柱(CP)的侧壁的保护膜(SW)。而且，在俯视中，保护膜(16)的开口(16a)大于导体柱(CP)的上表面，并露出导体柱(CP)的上表面的整个区域。

【技术实现步骤摘要】
半导体器件
本技术涉及在半导体器件，例如涉及在包含具有再布线(再配置的布线)的半导体芯片的半导体器件中应用的有效技术。
技术介绍
美国专利第8441124号说明书(专利文献1)中公开了，为了防止在UBM层之上形成的Cu柱的氧化及UBM层的侵蚀(undercut)，在Cu柱的侧壁上形成保护膜，并且使UBM层的宽度大于Cu柱的宽度。现有技术文献专利文献专利文献1：美国专利第8441124号说明书
技术实现思路
技术要解决的技术问题本申请的专利技术人研究的半导体芯片的凸块电极按以下方式构成。在由半导体衬底上的布线层所形成的焊盘电极上形成晶种膜(seedfilm)后，在晶种膜上形成抗蚀膜，所述抗蚀膜在形成凸块电极的区域开口，利用镀覆法形成由镀Cu膜形成的圆柱形的接线柱电极(postelectrode)(导体柱，Cu柱)，在将抗蚀膜除去后，将向接线柱电极的外侧延伸的晶种膜蚀刻除去。然后，向接线柱电极上供给球状的焊料球，并实施凸块电极形成用回流焊，从而将焊料球熔融、并在接线柱电极的上表面上形成焊料球电极，从而完成半导体芯片的凸块电极。进一步地，在布线衬底的端子上设置预焊料(日文：迎え半田)后，将半导体芯片搭载于布线衬底上。在凸块电极隔着预焊料而配置在布线衬底的端子上的状态下，通过实施封装用的回流焊(热处理)，从而将凸块电极接合于端子，从而完成包含具有凸块电极的半导体芯片的半导体器件。本申请的专利技术人在上述半导体器件的研究阶段中，认识到以下问题。由硅等构成的半导体芯片搭载于由玻璃环氧树脂形成的布线衬底上，由于半导体器件的设置环境或半导体芯片工作时的发热，从而对将两者间连接的凸块电极施加应力，由此在后述的半导体芯片的表面保护膜或层间绝缘膜等中产生裂纹。特别的，当作为层间绝缘膜而使用了低介电常数的Low-k材的情况下，由于其脆弱性的缘故，产生裂纹的概率高。根据本申请的专利技术人的研究探明了：若实施封装用的回流焊，焊料球或预焊料、或构成上述两者的焊料(特别地，锡(Sn))向接线柱电极的侧壁流出，到达半导体芯片的焊盘电极。还认识到，锡(Sn)的硬度比铜(Cu)的硬度还高，向接线柱电极的侧壁流出的焊料部分地存在于侧壁，因此发生应力局部地集中于焊盘电极的现象，且在半导体芯片的表面保护膜或层间绝缘膜等中产生裂纹、耐湿性降低，或布线发生断线等问题。也就是说，在具有凸块电极的半导体器件中，需要可靠性的提高或性能的提高。由本说明书的记述及所附附图，能够明了其他问题及新颖的特征。用于解决问题的手段一个实施方式中的半导体器件具有：半导体衬底；导体层，所述导体层在半导体衬底上形成、且具有第一上表面及第一下表面；导体柱，所述导体柱形成在导体层的第一上表面上，且具有第二上表面、第二下表面及侧壁；绝缘膜，所述绝缘膜覆盖导体层的第一上表面，且具有露出导体柱的第二上表面及侧壁的开口；及保护膜，所述保护膜覆盖导体柱的侧壁。而且，在俯视中，绝缘膜的开口大于导体柱的第二上表面，并露出第二上表面的整个区域。技术效果根据一个实施方式，能够提高半导体器件的可靠性。附图说明图1：为实施方式中的半导体器件的上表面图。图2：为实施方式中的半导体器件的侧面图。图3：为实施方式中的半导体器件的下表面图。图4：为实施方式中的半导体器件的部分剖面图。图5：为本实施方式的半导体芯片的俯视图。图6：为图5的A部的扩大俯视图。图7：为示出本实施方式的半导体器件的制造工序的一部分的工艺流程图。图8：为本实施方式的半导体器件的制造工序中的主要部分剖面图。图9：为接着图8的、半导体器件的制造工序中的主要部分剖面图。图10：为接着图9的、半导体器件的制造工序中的主要部分剖面图。图11：为接着图10的、半导体器件的制造工序中的主要部分剖面图。图12：为接着图11的、半导体器件的制造工序中的主要部分剖面图。图13：为接着图12的、半导体器件的制造工序中的主要部分剖面图。图14：为示出本实施方式的半导体器件的制造工序中的一个工序的详情的工艺流程图。图15：为接着图13的、半导体器件的制造工序中的主要部分剖面图。图16：为接着图15的、半导体器件的制造工序中的主要部分剖面图。图17：为接着图16的、半导体器件的制造工序中的主要部分剖面图。图18：为接着图17的、半导体器件的制造工序中的主要部分剖面图。图19：为接着图18的、半导体器件的制造工序中的主要部分剖面图。图20：为示出变形例1的半导体器件的制造工序的一部分的工艺流程图。图21：为变形例1的半导体器件的制造工序中的主要部分剖面图。图22：为示出变形例2的半导体器件的制造工序的一部分的工艺流程图。图23：为变形例2的半导体器件的制造工序中的主要部分剖面图。图24：为变形例2的半导体器件的制造工序中的主要部分剖面图。附图标记说明1半导体衬底2Pp型阱2Nn型阱3元件分离槽3a元件分离膜4、6、8层间绝缘膜5第一层Cu布线5a绝缘膜7第二层Cu布线9第三层Al布线10表面保护膜10a开口11保护膜11a开口12晶种层13a、13b掩膜层13aa、13bb开口14、15镀膜16保护膜16a开口19预焊料(迎接焊料)20焊料层BE1、BE2凸块电极BF阻隔层CHP半导体芯片CL芯层CP导体柱LND末端ML11、ML12金属层ML21、ML22、ML23金属层p1、p2、p3插塞PA焊盘电极PB探针Qnn沟道型MIS晶体管Qpp沟道型MIS晶体管RM导体层(再布线)SA半导体器件SB衬底用焊料球SBC、SBC1焊料球电极SR1、SR2阻焊膜SW保护膜TA端子UC侵蚀UF密封材料(底层填料)WB布线衬底WL1、WL2、WL3布线具体实施方式在以下实施方式中，为了方便，在必要时分割成多个部分或实施方式来说明，但除了特别明示的情况之外，它们之间并不是毫无关系的，而是一方为另一方的部分或全部的变形例、详情、补充说明等关系。另外，在以下实施方式中，提到要素的数等(包括个数、数值、量、范围等)时，除了特别明示的情况以及在原理上明确限定为特定数的情况等之外，均不限定于该特定数，可以是特定数以上也可以是特定数以下。而且，在以下实施方式中，除了特别明示的情况以及被认为原理上明确是必须的情况等之外，其构成要素(还包括要素步骤等)当然并非一定是必须的。相同地，在以下实施方式中，涉及到构成要素等的形状、位置关系等时，除了特别明示的情况和认为原理上明确不成立的情况等之外，包括实质上与该形状等近似或类似的情况等。在这点上，对于上述数等(包括个数、数值、量、范围等)也是同样的。另外，在用于说明实施方式的全部附图中，对具有同一功能的部件原则上标注同一符号，省略对其的重复说明。需要说明的是，也存在为了易于观察附图而在俯视图中也标注了剖面线的情况。(实施方式)＜半导体器件的结构＞图1为本实施方式中的半导体器件的上表面图。图2为本实施方式中的半导体器件的侧面图。图3为本实施方式中的半导体器件的下表面图。图4为本实施方式中的半导体器件的部分剖面图。图5为本实施方式的半导体芯片的俯视图。图6为图5的A部的扩大俯视图。图16为沿图6的A-A线的剖面图。如图1所示，本实施方式中的半导体器件SA具有矩形(例如，正方形)的布线衬底WB，在该布线衬底WB的中央部隔着密封材料(底层填料)U本文档来自技高网...

【技术保护点】
一种半导体器件，具有：半导体衬底，导体层，所述导体层形成在所述半导体衬底上、且具有第一上表面及第一下表面，导体柱，所述导体柱形成在所述导体层的所述第一上表面上，且具有第二上表面、第二下表面及侧壁，第一绝缘膜，所述第一绝缘膜覆盖所述导体层的所述第一上表面，且具有露出所述导体柱的所述第二上表面及所述侧壁的开口，及保护膜，所述保护膜覆盖所述导体柱的所述侧壁，在俯视中，所述开口大于所述第二上表面，并露出所述第二上表面的整个区域。

【技术特征摘要】
2016.06.28 JP 2016-1272101.一种半导体器件，具有：半导体衬底，导体层，所述导体层形成在所述半导体衬底上、且具有第一上表面及第一下表面，导体柱，所述导体柱形成在所述导体层的所述第一上表面上，且具有第二上表面、第二下表面及侧壁，第一绝缘膜，所述第一绝缘膜覆盖所述导体层的所述第一上表面，且具有露出所述导体柱的所述第二上表面及所述侧壁的开口，及保护膜，所述保护膜覆盖所述导体柱的所述侧壁，在俯视中，所述开口大于所述第二上表面，并露出所述第二上表面的整个区域。2.根据权利要求1所述的半导体器件，其中，所述导体柱是以铜为主体的金属膜，所述保护膜由含有铜的有机膜构成。3.根据权利要求1所述的半导体器件，所述半导体器件进一步具有：形成在所述半导体衬底之上、且形成在所...

【专利技术属性】
技术研发人员：矢岛明，山田义明，
申请(专利权)人：瑞萨电子株式会社，
类型：新型
国别省市：日本,JP