具有自对准体区的LDMOS器件的制造方法技术

公开了一种LDMOS器件的制造方法，包括：形成半导体衬底；在半导体衬底上形成介质层；在介质层上形成导电层；在导电层上形成第一光刻胶层；通过第一掩膜对第一光刻胶层进行刻印，以形成第一开口；通过第一开口对导电层进行刻蚀；通过第一开口向半导体衬底中注入具有第一掺杂类型的杂质，以形成靠近半导体衬底上表面的第一体区和位于第一体区之下的第二体区；去除第一光刻胶层；以及使用第二光刻胶层和第二掩膜对导电层进行刻蚀。

The manufacturing method of LDMOS devices with self aligning region

\u516c\u5f00\u4e86\u4e00\u79cdLDMOS\u5668\u4ef6\u7684\u5236\u9020\u65b9\u6cd5\uff0c\u5305\u62ec\uff1a\u5f62\u6210\u534a\u5bfc\u4f53\u886c\u5e95\uff1b\u5728\u534a\u5bfc\u4f53\u886c\u5e95\u4e0a\u5f62\u6210\u4ecb\u8d28\u5c42\uff1b\u5728\u4ecb\u8d28\u5c42\u4e0a\u5f62\u6210\u5bfc\u7535\u5c42\uff1b\u5728\u5bfc\u7535\u5c42\u4e0a\u5f62\u6210\u7b2c\u4e00\u5149\u523b\u80f6\u5c42\uff1b\u901a\u8fc7\u7b2c\u4e00\u63a9\u819c\u5bf9\u7b2c\u4e00\u5149\u523b\u80f6\u5c42\u8fdb\u884c\u523b\u5370\uff0c\u4ee5\u5f62\u6210\u7b2c\u4e00\u5f00\u53e3\uff1b\u901a\u8fc7\u7b2c\u4e00\u5f00\u53e3\u5bf9\u5bfc\u7535\u5c42\u8fdb\u884c\u523b\u8680\uff1b\u901a\u8fc7\u7b2c\u4e00\u5f00\u53e3\u5411\u534a\u5bfc\u4f53\u886c\u5e95\u4e2d\u6ce8\u5165\u5177\u6709\u7b2c\u4e00\u63ba\u6742\u7c7b\u578b\u7684\u6742\u8d28\uff0c\u4ee5\u5f62\u6210\u9760\u8fd1\u534a\u5bfc\u4f53\u886c\u5e95\u4e0a\u8868\u9762\u7684\u7b2c\u4e00\u4f53\u533a\u548c\u4f4d\u4e8e\u7b2c\u4e00\u4f53\u533a\u4e4b\u4e0b\u7684\u7b2c\u4e8c\u4f53\u533a\uff1b\u53bb\u9664\u7b2c\u4e00\u5149\u523b\u80f6\u5c42\uff1b\u4ee5\u53ca\u4f7f\u7528\u7b2c\u4e8c\u5149\u523b\u80f6\u5c42\u548c\u7b2c\u4e8c\u63a9\u819c\u5bf9\u5bfc\u7535\u5c42\u8fdb\u884c\u523b\u8680\u3002

【技术实现步骤摘要】
具有自对准体区的LDMOS器件的制造方法
本专利技术涉及半导体器件，特别涉及LDMOS器件(LaterallyDiffusedMetalOxideSemiconductorDevice)的制造方法。
技术介绍
作为集成电路制造工艺的一部分，在LDMOS功率晶体管的制作过程中，考虑到性能和成本因素，需要功率晶体管尽可能小。此外，出于成本的原因，还需要尽量减少制作过程中所使用到的光刻步骤。图1示出现有的LDMOS晶体管的截面图。功率LDMOS晶体管通常被布局为非常宽的条状，由条状源极区和条状漏极区交替而成。LDMOS有源极区的面积即为总宽度与半间距(Halfpitch)之积，其中半间距如图1所示，为条状源极区的中心与条状漏极区的中心之间的距离。在条状源极区中分别制作有重掺杂的N+和P+区域以分别接触源极区和体区。在N+和P+区域下方有一个P型浅体区，该P型浅体区在多晶硅栅下方的侧向扩散决定了LDMOS的沟道。用于形成该区域的离子注入非常浅，使得多晶硅栅足以构成有效的离子注入阻挡层，这意味着该浅体区能与多晶硅栅的边沿构成自对准。此外，在条状源极区内还需要一P型深体区，以增大体区与漏极区之间PN结(体/漏结)的曲率半径，并降低位于N+源极区下的体区的电阻值，从而防止在高漏极电压的情况下因寄生NPN晶体管导通而造成的器件损坏。形成深体区的离子注入必须具有高达约0.5um的投影射程，而LDMOS的多晶硅栅的厚度通常为0.1-0.3um，因而不足以阻挡深体区离子注入。因此，深体区必须通过专门的光刻步骤、使用至少0.8um厚的光刻胶层来实现。该光刻步骤可以在多晶硅栅制作之前进行(参见图2a所示的简化工艺流程)，也可以在多晶硅栅制作之后进行(如图2b所示)。无论采用哪种方式，由于深体区和多晶硅栅是由两个不同的掩膜来定义，两者之间无法对准，它们之间的偏差在不同的晶片上不一样，在同一晶片上不同的位置也不相同。如果深体区的离子注入与多晶硅栅存在局部重叠，LDMOS的阈值电压将根据重叠情况不同有不同程度的增大。为了避免阈值电压的大幅度变化，深体区掩膜的开口必须位于多晶硅层的源区开口之内，且两者之间的距离必须大于深体区注入离子的侧向扩散距离与深体区掩膜和多晶硅栅掩膜之间最大偏差之和。这无疑会增大源/体区的最小尺寸。减小阈值电压变化的另一种方式是使深体区与多晶硅栅之间的重叠尺寸远大于前述最大偏差，但这会导致器件的沟道长度和半间距均增大。根据以上分析可以得出，功率集成电路制造领域们迫切需要一种半导体工艺，它既能有效缩小源/体区的面积从而缩少LDMOS的尺寸，同时又不会增加光刻步骤的总数量。
技术实现思路
本专利技术的实施例提供一种LDMOS器件的制造方法，包括：形成半导体衬底；在半导体衬底上形成介质层；在介质层上形成导电层；在导电层上形成第一光刻胶层；通过第一掩膜对第一光刻胶层进行刻印，以形成第一开口；通过第一开口对导电层进行刻蚀；通过第一开口向半导体衬底中注入具有第一掺杂类型的杂质，以形成靠近半导体衬底上表面的第一体区和位于第一体区之下的第二体区；去除第一光刻胶层；以及使用第二光刻胶层和第二掩膜对导电层进行刻蚀。根据本专利技术实施例的一种制作于半导体衬底中的LDMOS器件，包括：形成于半导体衬底上的栅极氧化物区；形成于栅极氧化物区上的栅极多晶硅区；形成于半导体衬底中的具有第一掺杂类型的第一体区，其中该第一体区位于栅极多晶硅区的第一侧，并靠近半导体衬底的上表面；形成于第一体区下方的第二体区；形成于第一体区之内的具有第二掺杂类型的源极区；以及形成于半导体衬底中的具有第二掺杂类型的漏极区，其中该漏极区位于栅极多晶硅区的第二侧；其中栅极多晶硅区和第一体区以及第二体区是由同一掩膜定义，并自对准。根据本专利技术实施例的一种LDMOS器件的制造方法，包括：形成半导体衬底；在半导体衬底上形成栅极氧化物层；在栅极氧化物层上形成栅极多晶硅层；使用第一掩膜对栅极多晶硅层进行刻蚀；使用第一掩膜向半导体衬底中注入具有第一掺杂类型的杂质，以形成靠近半导体衬底上表面的第一体区和位于第一体区之下的第二体区；使用第二掩膜对栅极多晶硅层进行刻蚀，以形成LDMOS的栅极区；在位于栅极区一侧的第一体区内形成具有第二掺杂类型的源极区；以及在栅极区的另一侧形成具有第二掺杂类型的漏极区。本专利技术的实施例采用同一掩膜来进行多晶硅栅刻蚀和深体区离子注入，因而避免了现有技术中深体区掩膜和多晶硅栅掩膜之间的偏差造成的不利影响。此外，在深体区离子注入中栅极多晶硅层与光刻胶一起构成注入阻挡层，这可以减少光刻胶的厚度从而减小源区开口的最小尺寸，节约了硅片面积。附图说明以下将结合附图对本专利技术做进一步描述，其中相似的元件采用相似的标号。本领域技术人员可以理解，所有附图均是为了说明的目的。它们可能仅示出了器件的一部分，并且不一定是按比例绘制。图1示出了现有的LDMOS的截面图；图2a和2b为可用于制作图1所示器件的制造工艺的简化工艺流程图；图3示出根据本专利技术实施例的具有自对准体区的LDMOS300的截面图；图4根据本专利技术实施例的LDMOS制造方法的简化工艺流程图；图5a-5i示出处于图4所示制造方法中不同阶段的LDMOS的截面图。图6示出根据本专利技术另一实施例的LDMOS600的截面图；图7示出与本专利技术又一实施例的具有沟槽源极接触的LDMOS700的剖面图。具体实施方式下面将详细描述本专利技术的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本专利技术。在以下描述中，为了提供对本专利技术的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本专利技术。在其他实例中，为了避免混淆本专利技术，未具体描述公知的电路、材料或方法。在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本专利技术至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和、或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。在说明书或权利要求书中出现的“左”、“右”、“内”、“外”、“前”、“后”、“上”、“下”、“顶部”、“底部”、“之上”、“之下”或类似的描述，均仅是为了说明的目的，而非用于描述固定的相对位置。应当理解，以上术语在适当的情况下是可以互换的，从而使得相应的实施例可以在其它方向上正常工作。在图1所示的现有LDMOS晶体管中，多晶硅栅和位于源/体区中心的P型深体区是经由两个不同的掩膜制作而成。为了确保阈值电压和导通电阻的变化处于可接受范围之内，多晶硅栅和P型深体区必须彼此分离，亦或相互重叠一段大于掩膜之间的最大偏差的距离。这两种解决方案具有很多缺点，例如源区开口大、多晶硅宽度长或导通电阻大。根据本专利技术实施例的LDMOS器件采用同一掩膜来进行多晶硅栅刻蚀和深体区离子注入，从而减小源区开口的最小尺寸，并降低阈值电压和导通电阻的变化。图3示出根据本专利技术实施例的LDMOS300的截面图。LDMOS300形成于由P型初始衬本文档来自技高网...

【技术保护点】
一种LDMOS器件的制造方法，包括：形成半导体衬底；在半导体衬底上形成介质层；在介质层上形成导电层；在导电层上形成第一光刻胶层；通过第一掩膜对第一光刻胶层进行刻印，以形成第一开口；通过第一开口对导电层进行刻蚀；通过第一开口向半导体衬底中注入具有第一掺杂类型的杂质，以形成靠近半导体衬底上表面的第一体区和位于第一体区之下的第二体区；去除第一光刻胶层；以及使用第二光刻胶层和第二掩膜对导电层进行刻蚀。

【技术特征摘要】
2016.09.28 US 15/279,1901.一种LDMOS器件的制造方法，包括：形成半导体衬底；在半导体衬底上形成介质层；在介质层上形成导电层；在导电层上形成第一光刻胶层；通过第一掩膜对第一光刻胶层进行刻印，以形成第一开口；通过第一开口对导电层进行刻蚀；通过第一开口向半导体衬底中注入具有第一掺杂类型的杂质，以形成靠近半导体衬底上表面的第一体区和位于第一体区之下的第二体区；去除第一光刻胶层；以及使用第二光刻胶层和第二掩膜对导电层进行刻蚀。2.如权利要求1所述的制造方法，其中形成半导体衬底的步骤包括：在具有第一掺杂类型的初始衬底中形成具有第二掺杂类型的掩埋层。3.如权利要求2所述的制造方法，其中形成半导体衬底的步骤还包括：在初始衬底中形成具有第二掺杂类型的阱。4.如权利要求2所述的制造方法，其中形成半导体衬底的步骤还包括：在掩埋层上形成具有第一掺杂类型且与第二体区相接触的RESURF层。5.如权利要求1所述的制造方法，其中介质层包括栅极氧化物层，导电层包括栅极多晶硅层。6.如权利要求1所述的制造方法，还包括：通过第一开口向半导体衬底内、浅于第一体区的位置注入具有第二掺杂类型的杂质。7.如权利要求1所述的制造方法，还包括：在导电层的侧壁形成侧墙；向半导体衬底中注入具有第二掺杂类型的杂质，以在第一体区内形成源极区；在半导体衬底上形成金属前介质层；使用第三掩膜和第三光刻胶层对金属前介质层进行刻蚀，以形成第二开口；将位...

【专利技术属性】
技术研发人员：乔伊·迈克格雷格，肖德明，姚泽强，吉杨永，郑志星，
申请(专利权)人：成都芯源系统有限公司，
类型：发明
国别省市：四川,51