一种低导通电阻、小栅电荷的碳化硅超结MOSFET器件与制备方法技术

本发明专利技术提供一种低导通电阻、小栅电荷的碳化硅超结MOSFET器件与制备方法，器件包括源极、第一导电类型源区接触、第二导电类型基区、重掺杂第二导电类型基区、第一导电类型多晶硅栅极、第二导电类型多晶硅栅极、槽栅介质、第二导电类型栅氧保护区、第一导电类型包裹区、第一导电类型漂移区、第二导电类型柱状区、第一导电类型衬底和漏极。本发明专利技术所述第一导电类型多晶硅栅极与第二导电类型多晶硅栅极形成的空间电荷区，减小了栅极与漏极的耦合，因而降低了器件栅电荷；第一导电类型包裹区可以减小第二导电类型栅氧保护区在漂移区中形成的空间电荷区，并且能够有效传输电流，因而可以降低器件导通电阻。

A silicon carbide hyper junction MOSFET device with low conduction resistance and small gate charge and its preparation method

The invention provides a low resistance, low gate charge of silicon carbide super junction MOSFET device and preparation method and device comprises a source electrode, a first conductive type source region of the second conductivity type, contact base, heavily doped base region, a second conductive type first conductivity type polysilicon gate, second conductivity type polysilicon gate, gate slot medium, second conductive type gate oxide protection region, a first conductive type package, a first conductive type drift region, a second conductive type column regions of a first conductivity type, substrate and drain. The space charge region of the first conductivity type polysilicon gate and second conductivity type polysilicon gate formation, reduced grid coupling and leakage, thereby reducing the gate charge; the first conductive type package area can be the space charge region Jian Xiaodi two conductive type gate oxide protection area formed in the drift region, and effectively the current transmission, which can reduce the device on resistance.

【技术实现步骤摘要】
一种低导通电阻、小栅电荷的碳化硅超结MOSFET器件与制备方法
本专利技术属于微电子和电力电子的碳化硅功率器件领域，特别涉及一种低导通电阻、小栅电荷的碳化硅超结MOSFET器件与制备方法。
技术介绍
宽禁带半导体碳化硅因其禁带宽度大、高热导率、高击穿场强、高电子饱和速度以及强抗辐射性，使得碳化硅功率半导体器件能够应用于高温、高压、高频以及强辐射的工作环境下。在功率电子领域，功率MOSFET凭借其驱动电路简单、开关时间短等优点被广泛应用。功率MOSFET器件中，横向功率MOSFET因存在寄生JFET区域，使得器件导通电阻较大，而在垂直结构的功率槽栅MOSFET器件中，其结构的设计消除了JFET区域，大大降低了器件的导通电阻。因此在考虑功率损耗等方面的要求时，垂直功率槽栅MOSFET器件有更大的优势。但是在槽栅MOSFET中，栅氧直接暴露于漂移区中，其栅氧拐角处电场集中。SiC的介电常数是SiO2介电常数的2.5倍，在关断状态，根据高斯定理，SiO2层所承受的耐压应该是漂移区SiC的2.5倍，这使得栅氧拐角处在没有达到SiC临界击穿电场时栅氧已经被提前击穿，器件可靠性下降。为解决栅氧提前本文档来自技高网...

【技术保护点】
一种低导通电阻、小栅电荷的碳化硅超结MOSFET器件，包括：第一导电类型多晶硅栅极(5)；包裹第一导电类型多晶硅栅极(5)的槽栅介质(7)；设置在槽栅介质(7)两侧的对称结构的源极(1)；设置在源极(1)底部的第一导电类型源接触区(2)、第二导电类型基区(3)和重掺杂第二导电类型基区(4)；自上而下依次设置在槽栅介质(7)下方的第一导电类型漂移区(10)、第一导电类型衬底(12)以及漏极(13)；其特征在于，所述第一导电类型多晶硅栅极(5)下方设置有第二导电类型多晶硅栅极(6)；所述槽栅介质(7)包裹第二导电类型多晶硅栅极(6)；所述第二导电类型栅氧保护区(8)与第一导电类型漂移区(10)之间...

【技术特征摘要】
1.一种低导通电阻、小栅电荷的碳化硅超结MOSFET器件，包括：第一导电类型多晶硅栅极(5)；包裹第一导电类型多晶硅栅极(5)的槽栅介质(7)；设置在槽栅介质(7)两侧的对称结构的源极(1)；设置在源极(1)底部的第一导电类型源接触区(2)、第二导电类型基区(3)和重掺杂第二导电类型基区(4)；自上而下依次设置在槽栅介质(7)下方的第一导电类型漂移区(10)、第一导电类型衬底(12)以及漏极(13)；其特征在于，所述第一导电类型多晶硅栅极(5)下方设置有第二导电类型多晶硅栅极(6)；所述槽栅介质(7)包裹第二导电类型多晶硅栅极(6)；所述第二导电类型栅氧保护区(8)与第一导电类型漂移区(10)之间设置有第一导电类型包裹区(9)；所述第一导电类型漂移区(10)设置有第二导电类型柱状区(11)。2.根据权利要求1所述低导通电阻、小栅电荷的碳化硅超结MOSFET器件，其特征在于，所述第一导电类型源接触区(2)与源极(1)的下部、第二导电类型基区(3)的上部以及重掺杂第二导电类型基区(4)的侧面接触，所述重掺杂第二导电类型基区(4)与源极(1)的下部、第一导电类型源接触区(2)的侧面以及第二导电类型基区(3)的侧面接触；重掺杂第二导电类型基区(4)的厚度等于第一导电类型源接触区(2)和第二导电类型基区(3)的厚度之和；所述槽栅介质(7)包裹第二导电类型多晶硅栅极(6)的底部和侧面。3.根据权利要求1所述低导通电阻、小栅电荷的碳化硅超结MOSFET器件，其特征在于，所述第二导电类型栅氧保护区(8)与第一导电类型包裹区(9)部分交叉，其中，所述第一导电类型包裹区(9)设置于第一导电类型漂移区(10)之中，将第二导电类型栅氧保护区(8)包裹；所述第二导电类型柱状区(11)与第一导电类型漂移区(10)共底面，厚度低于第一导电类型漂移区(10)。4.根据权利要求1所述低导通电阻、小栅电荷的碳化硅超结MOSFET器件，其特征在于，所述第二导电类型柱状区(11)呈空心柱状，与第一导电类型漂移区(10)同轴设置。5.根据权利要求1所述低导通电阻、小栅电荷的碳化硅超结MOSFET器件，其特征在于，所述第一导电类型包裹区(9)掺杂浓度高于第一导电类型漂移区(10)浓度，第一导电类型包裹区域(9)深度较第二导电类型栅氧保护区(8)深0μm-0.5μm，第一导电类型包裹区(9)宽度较第二导电类型栅氧保护区(8)宽0.1μm～0.5μm。6.根据权利要求1所述低导通电阻、小栅电荷的碳化硅超结MOSFET器件，其特征在于，所述第一导电类型多晶硅栅极(5)经淀积形成，厚度为0.3μm-1.2μm，掺杂浓度为1×1015cm-3-1×1017cm-3；所述第二导电类型多晶硅栅极(6)经淀积形成，置于第一导电类型多晶硅栅极...

【专利技术属性】
技术研发人员：张安平，田凯，祁金伟，杨明超，陈家玉，王旭辉，曾翔君，李留成，
申请(专利权)人：西安交通大学，
类型：发明
国别省市：陕西,61