半导体器件的制备方法技术

本发明专利技术提供一种半导体器件的制备方法，包括：提供第一衬底，在所述第一衬底中形成沟槽；在所述沟槽中填充金属形成第一插塞，且所述第一插塞的上表面高于所述第一衬底的一表面；提供第二衬底，所述第二衬底中具有第二插塞及与所述第二插塞的一端连接的器件层，所述第二插塞的另一端在所述第二衬底的一表面处暴露；以及将所述第一衬底的一表面与所述第二衬底的一表面键合，且所述第一插塞与所述第二插塞电性连接，所述第一插塞和所述第二插塞形成通孔。本发明专利技术中，形成的通孔的深宽比更大，节省通孔占用的器件的面积，降低成本。

Preparation of semiconductor devices

【技术实现步骤摘要】
半导体器件的制备方法
本专利技术涉及半导体制造
，尤其涉及一种半导体器件的制备方法。
技术介绍
众所周知，集成电路(IC，IntegratedCircuit)的实质就是把电路所需的晶体管、二极管、电阻、电容和电感等电子元器件整合到半导体晶圆(wafer)上，形成完整的逻辑电路，以达到控制、计算或记忆等功能。通常，半导体工艺采用沉积工艺、光刻工艺、刻蚀工艺等在硅晶片上形成集成电路的器件。为了连接各个部件构成集成电路，通常使用具有相对高导电率的金属材料例如铜进行互连，硅穿孔(ThroughSiliconVia，TSV)是实现互连的关键部件之一。硅通孔工艺是一种新兴的集成电路制作工艺，适合用作多方面性能提升，用于无线局域网与手机中功率放大器，硅通孔工艺将制作在硅片上表面的电路通过硅通孔中填充的金属连接至硅片背面，结合三维封装工艺，使得IC布局从传统二维并排排列发展到更先进三维堆叠，这样元件封装更为紧凑，芯片引线距离更短，从而可以极大的提高电路的频率特性和功率特性。提高硅通孔的深宽比可以缩小硅通孔所占用的硅片面积，节省的硅片面积随硅通孔深宽比的增大呈指数增长。但是，现有硅通孔的深宽比难以满足实际应用的要求。并且，当深宽比过大时，物理气相沉积(PVD)金属薄膜时会出现不连续，PECVD(PlasmaEnhancedChemicalVaporDeposition、等离子体增强化学气相沉积法)、原子层沉积(ALD)等的成本将相当高，且会由此引入很多设计和可靠性的问题。
技术实现思路
本专利技术的目的在于，提供一种半导体器件的制备方法，解决现有技术中难以形成高深宽比的通孔。为解决上述技术问题，本专利技术提供一种半导体器件的制备方法，包括：提供第一衬底，在所述第一衬底中形成沟槽；在所述沟槽中填充金属形成第一插塞，且所述第一插塞的上表面高于所述第一衬底的一表面；提供第二衬底，所述第二衬底中具有第二插塞及与所述第二插塞的一端连接的器件层，所述第二插塞的另一端在所述第二衬底的一表面处暴露；以及将所述第一衬底的一表面与所述第二衬底的一表面键合，且所述第一插塞与所述第二插塞电性连接，所述第一插塞和所述第二插塞形成通孔。可选的，形成所述第一插塞的具体步骤包括：形成阻挡层，所述阻挡层覆盖所述沟槽的侧壁及所述第一衬底的一表面；形成连接层，所述连接层覆盖所述阻挡层以及所述沟槽的底壁；形成籽晶层，所述籽晶层覆盖所述连接层；以所述籽晶层为种子在所述沟槽及所述第一衬底的一表面形成金属层，所述金属层填充所述沟槽并覆盖所述第一衬底；化学机械研磨去除所述连接层上的所述金属层，形成所述第一插塞；去除所述第一衬底的一表面上的所述连接层，且所述第一插塞的上表面高于所述阻挡层。可选的，所述第一插塞的上表面与所述阻挡层的上表面的距离为0.5μm～1.0μm。可选的，所述连接层的材料为金属钛、金属钽、氮化钛或氮化钽中的一种，所述连接层的厚度为150nm～1000nm。可选的，所述籽晶层的材料为金属铜，采用电镀工艺形成所述籽晶层，所述籽晶层的厚度为500nm～2000nm。可选的，所述阻挡层为氧化硅、氮氧化硅或氮化硅中的一种，所述阻挡层的厚度为200nm～500nm。可选的，去除所述第一衬底的一表面上的所述连接层时，还去除所述第一衬底的一表面上的所述阻挡层。可选的，所述第一插塞的宽度小于所述第二插塞的宽度。可选的，所述第一插塞的宽度比所述第二插塞的宽度窄5％～10％。可选的，在将第一衬底与第二衬底键合之后，还包括：减薄所述第一衬底的另一表面，暴露出所述第一插塞，所述第一衬底的一表面与所述第一衬底的另一表面相背；提供第三衬底，所述第三衬底中具有第三插塞，所述第三插塞的一端在所述第三衬底的一表面处暴露；将所述第三衬底的一表面与所述第一衬底的另一表面键合，所述第三插塞与所述第一插塞电性连接，所述第一插塞、所述第二插塞及所述第三插塞形成所述通孔。可选的，所述第三插塞的宽度小于所述第一插塞的宽度，所述第三插塞的宽度比所述第一插塞的宽度窄5％～10％。可选的，所述沟槽的顶部开口成斜坡状。可选的，形成所述沟槽时，先采用流量为100sccm～400sccm的C4F6或者C4F8气体及流量为10sccm～50sccm的O2气体刻蚀所述第一衬底，且刻蚀的角度在60°～80°，使得所述沟槽的顶部开口成斜坡状；再采用流量为100sccm～400sccm的C4F6或者C4F8气体及流量为10sccm～50sccm的O2气体刻蚀所述第一衬底，且刻蚀的角度在85°～95°。可选的，所述沟槽顶部的宽度比所述沟槽底部的宽度宽10％～20％。可选的，所述第一插塞底部的宽度与所述第二插塞的宽度相同。可选的，所述第一插塞的高度为50μm～150μm，所述第二插塞的高度为50μm～150μm。本专利技术的半导体器件的制备方法中，在第一衬底中形成第一插塞，在第二衬底中形成第二插塞，将第一衬底和第二衬底键合，使得第一插塞与第二插塞电性连接，第一插塞和第二插塞形成通孔，从而形成的通孔的深宽比更大。本专利技术中能够获得深宽比大于20的通孔，并且，避免现有技术中硅通孔与衬底之间形成分层，节省通孔所占的器件面积，降低形成通孔所需的成本。附图说明图1为本专利技术一实施例中半导体器件的制备方法的流程图；图2a为本专利技术一实施例中形成沟槽的结构示意图；图2b为本专利技术一实施例中形成阻挡层和连接层的结构示意图；图2c为本专利技术一实施例中形成金属层的结构示意图；图2d为本专利技术一实施例中化学机械研磨金属层的结构示意图；图2e为本专利技术一实施例中去除连接层的结构示意图；图2f为本专利技术一实施例中第二衬底的结构示意图；图2g为本专利技术一实施例中第一衬底与第二衬底键合的结构示意图；图3a为本专利技术另一实施例中形成沟槽的结构示意图；图3b为本专利技术另一实施例中形成第一插塞的结构示意图；图3c为本专利技术另一实施例中第一衬底与第二衬底键合的结构示意图。。具体实施方式下面将结合示意图对本专利技术的半导体器件的制备方法进行更详细的描述，其中表示了本专利技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本专利技术，而仍然实现本专利技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本专利技术的限制。为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本专利技术由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。在下列段落中参照附图以举例方式更具体地描述本专利技术。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。本专利技术的核心思想在于，在第一衬底中形成第一插塞，在第二衬底中形成第二插塞，将第一衬底和第二衬底键合，使得第一插塞与第二插塞电性连接，第一插塞和第二插塞形成通孔，从而形成的通孔的深宽比更大。本专利技术中能够避免现有技术中硅通孔与衬底之间形成分层，形成高深宽比的通孔，节省通孔所占的器件面积，降低形成通孔所需的本文档来自技高网...

【技术保护点】
一种半导体器件的制备方法，其特征在于，包括：提供第一衬底，在所述第一衬底中形成沟槽；在所述沟槽中填充金属形成第一插塞，且所述第一插塞的上表面高于所述第一衬底的一表面；提供第二衬底，所述第二衬底中具有第二插塞及与所述第二插塞的一端连接的器件层，所述第二插塞的另一端在所述第二衬底的一表面处暴露；以及将所述第一衬底的一表面与所述第二衬底的一表面键合，且所述第一插塞与所述第二插塞电性连接，所述第一插塞和所述第二插塞形成通孔。

【技术特征摘要】
1.一种半导体器件的制备方法，其特征在于，包括：提供第一衬底，在所述第一衬底中形成沟槽；在所述沟槽中填充金属形成第一插塞，且所述第一插塞的上表面高于所述第一衬底的一表面；提供第二衬底，所述第二衬底中具有第二插塞及与所述第二插塞的一端连接的器件层，所述第二插塞的另一端在所述第二衬底的一表面处暴露；以及将所述第一衬底的一表面与所述第二衬底的一表面键合，且所述第一插塞与所述第二插塞电性连接，所述第一插塞和所述第二插塞形成通孔。2.如权利要求1所述的半导体器件的制备方法，其特征在于，形成所述第一插塞的具体步骤包括：形成阻挡层，所述阻挡层覆盖所述沟槽的侧壁及所述第一衬底的一表面；形成连接层，所述连接层覆盖所述阻挡层以及所述沟槽的底壁；形成籽晶层，所述籽晶层覆盖所述连接层；以所述籽晶层为种子在所述沟槽及所述第一衬底的一表面形成金属层，所述金属层填充所述沟槽并覆盖所述第一衬底；化学机械研磨去除所述连接层上的所述金属层，形成所述第一插塞；去除所述第一衬底的一表面上的所述连接层，且所述第一插塞的上表面高于所述阻挡层。3.如权利要求2所述的半导体器件的制备方法，其特征在于，所述第一插塞的上表面与所述阻挡层的上表面的距离为0.5μm～1.0μm。4.如权利要求2所述的半导体器件的制备方法，其特征在于，所述连接层的材料为金属钛、金属钽、氮化钛或氮化钽中的一种，所述连接层的厚度为150nm～1000nm。5.如权利要求2所述的半导体器件的制备方法，其特征在于，所述籽晶层的材料为金属铜，采用电镀工艺形成所述籽晶层，所述籽晶层的厚度为500nm～2000nm。6.如权利要求2所述的半导体器件的制备方法，其特征在于，所述阻挡层为氧化硅、氮氧化硅或氮化硅中的一种，所述阻挡层的厚度为200nm～500nm。7.如权利要求2所述的半导体器件的制备方法，其特征在于，去除所述第一衬底的一表面上的所述连接层时，还去除所述第一衬底的一表面上的所述阻挡层。8.如权利要求1所...

【专利技术属性】
技术研发人员：李广宁，徐依协，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31