一种半导体结构及其形成方法，所述形成方法包括：提供基底，所述基底包括衬底、位于所述衬底上的鳍部、覆盖所述鳍部的伪栅材料层；图形化所述伪栅材料层，形成多个并行的初始伪栅结构，其中，所述初始伪栅结构的底面低于所述鳍部的顶面；对所述初始伪栅结构进行原子层刻蚀处理，以去除所述初始伪栅结构与所述鳍部交叉区域冗余的伪栅材料层残留，形成目标伪栅结构。本发明专利技术通过原子层刻蚀处理，可以有效的去除在伪栅结构与鳍部的拐角处的伪栅材料，避免由于伪栅材料残留而形成三维边角，提升所制得的半导体结构的电学性能。
1、在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor，mosfet)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(short-channel effects，sce)更容易发生。
2、因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面mosfet向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(finfet)。finfet中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面mosfet相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；栅极结构也从原来的非晶硅栅极结构向栅极结构转变，栅极结构中的功函数层能够调整半导体结构的阈值电压。
3、为了提高栅极结构对沟道的控制能力，栅极结构的材料也从非晶硅变成了金属，为了形成金属材质的栅极结构，一般先用非晶硅材质的伪栅结构占据空间位置，后续过程中将非晶硅材质的伪栅结构替换成金属材质的栅极结构。
r/>技术实现思路
1、本申请实施例解决的技术问题是提供半导体结构及其形成方法，提升器件的电学性能。
2、为解决上述问题，本申请实施例提供一种半导体结构的形成方法，包括：
3、提供基底，所述基底包括衬底、位于所述衬底上的鳍部、覆盖所述鳍部的伪栅材料层；
4、图形化所述伪栅材料层，形成多个并行的初始伪栅结构，其中，所述初始伪栅结构的底面低于所述鳍部的顶面；
5、对所述初始伪栅结构进行原子层刻蚀处理，以去除所述初始伪栅结构与所述鳍部交叉区域冗余的伪栅材料层残留，形成目标伪栅结构。
6、可选的，所述图形化所述伪栅材料层，形成多个并行的初始伪栅结构的步骤包括：
7、在所述伪栅材料层上形成图形化的掩膜层；
8、以所述掩膜层为掩膜，对所述伪栅材料层进行主刻蚀处理，形成多个并行的初始伪栅结构。
9、可选的，所述图形化所述伪栅材料层，形成多个并行的初始伪栅结构的步骤包括：
10、在所述伪栅材料层上形成图形化的掩膜层；
11、以所述掩膜层为掩膜，对所述伪栅材料层进行主刻蚀处理，形成主刻蚀伪栅结构；
12、以所述掩膜层为掩膜，对所述主刻蚀伪栅结构进行软着陆刻蚀处理，形成多个并行的初始伪栅结构。
13、可选的，所述对所述初始伪栅结构进行原子层刻蚀处理的步骤，具体为：以所述掩膜层为掩膜，对所述初始伪栅结构进行原子层刻蚀处理。
14、可选的，所述主刻蚀处理的刻蚀剂包括四氟化碳、六氟化硫、氧气、氮气中的一种或多种的组合。
15、可选的，所述主刻蚀伪栅结构的底面高于所述鳍部的顶面。
16、可选的，所述主刻蚀伪栅结构的底面与所述鳍部的顶面之间的距离为l1，所述l1的取值范围为
17、可选的，对所述初始伪栅结构进行原子层刻蚀处理的步骤包括：
18、利用反应气体与所述初始伪栅结构底面的伪栅材料层残留进行反应，形成化合物单层；
19、去除所述化合物单层；
20、循环执行上述所述形成化合物单层和所述去除所述化合物单层的步骤，直至去除所述初始伪栅结构底面的伪栅材料层残留。
21、可选的，所述反应气体为含氯气体。
22、可选的，所述去除所述化合物单层步骤中，采用等离子带束刻蚀去除所述化合物单层，其中，所述等离子带束刻蚀的刻蚀离子为ar离子。
23、可选的，所述等离子带束刻蚀的偏置电压的频率为0.8mhz～1.5mhz。
24、可选的，所述基底还包括：隔离层，所述隔离层覆盖所述衬底的表面以及所述鳍部的侧壁。
25、可选的，所述初始伪栅结构的底面与所述隔离层表面之间的距离为
26、相应的，本申请实施例还提供一种半导体结构，包括：基底，包括衬底以及位于所述衬底上的鳍部；隔离层，位于所述鳍部露出的衬底上且覆盖所述鳍部的部分侧壁；栅极结构，位于所述隔离层上且横跨所述鳍部，所述栅极结构覆盖所述鳍部的部分顶部和部分侧壁；所述栅极结构的侧壁、所述鳍部的露出的侧壁、以及位于所述鳍部露出的衬底上的隔离层的顶面围成三面角。
27、可选的，所述三面角为直三面角。
28、与现有技术相比，本申请实施例的技术方案具有以下优点：
29、本申请实施例提供的半导体结构的形成方法在形成初始伪栅结构后，通过原子层刻蚀处理，去除初始伪栅结构与鳍部交叉区域冗余的伪栅材料层残留，由于原子层刻蚀对伪栅材料具有良好的覆盖率以及较高的选择性，可以有效的去除在初始伪栅结构与鳍部的交叉区域的伪栅材料层残留，从而可以有效避免由于伪栅材料层残留所形成三维边角，提升所制得的半导体结构的电学性能。
30、本专利技术实施例提供的半导体结构中，所述栅极结构的侧壁、所述鳍部的露出的侧壁、以及位于所述鳍部露出的衬底上的隔离层的顶面围成三面角，可以提升半导体结构的电学性能。
本文档来自技高网...
【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述图形化所述伪栅材料层，形成多个并行的初始伪栅结构的步骤包括：
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述图形化所述伪栅材料层，形成多个并行的初始伪栅结构的步骤包括：
4.如权利要求2或3所述的半导体结构的形成方法，其特征在于，所述对所述初始伪栅结构进行原子层刻蚀处理的步骤，具体为：以所述掩膜层为掩膜，对所述初始伪栅结构进行原子层刻蚀处理。
5.如权利要求2或3所述的半导体结构的形成方法，其特征在于，所述主刻蚀处理的刻蚀剂包括四氟化碳、六氟化硫、氧气、氮气中的一种或多种的组合。
6.如权利要求3所述的半导体结构的形成方法，其特征在于，所述主刻蚀伪栅结构的底面高于所述鳍部的顶面。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述主刻蚀伪栅结构的底面与所述鳍部的顶面之间的距离为L1，所述L1的取值范围为
8.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述初始伪栅结构进行原子层刻蚀处理的步骤包括：
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述反应气体为含氯气体。
10.如权利要求8或9所述的半导体结构的形成方法，其特征在于，所述去除所述化合物单层步骤中，采用等离子带束刻蚀去除所述化合物单层，其中，所述等离子带束刻蚀的刻蚀离子为Ar离子。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述等离子带束刻蚀的偏置电压的频率为0.8MHz～1.5MHz。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底还包括：
13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述初始伪栅结构的底面与所述隔离层表面之间的距离为
14.一种半导体结构，其特征在于，包括：
15.如权利要求14所述的半导体结构，其特征在于，所述三面角为直三面角。
...
【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述图形化所述伪栅材料层，形成多个并行的初始伪栅结构的步骤包括：
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述图形化所述伪栅材料层，形成多个并行的初始伪栅结构的步骤包括：
4.如权利要求2或3所述的半导体结构的形成方法，其特征在于，所述对所述初始伪栅结构进行原子层刻蚀处理的步骤，具体为：以所述掩膜层为掩膜，对所述初始伪栅结构进行原子层刻蚀处理。
5.如权利要求2或3所述的半导体结构的形成方法，其特征在于，所述主刻蚀处理的刻蚀剂包括四氟化碳、六氟化硫、氧气、氮气中的一种或多种的组合。
6.如权利要求3所述的半导体结构的形成方法，其特征在于，所述主刻蚀伪栅结构的底面高于所述鳍部的顶面。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述主刻蚀伪栅结构的底面与所述鳍部的顶面之间的距离为l1，所述l1...
【专利技术属性】
技术研发人员：付宇鑫，谭程，张恩宁，张海洋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。