半导体装置及其制造方法制造方法及图纸

本发明专利技术提供一种半导体装置及其制造方法，该半导体装置包括：埋藏氧化层，设置于基板上；半导体层，设置于埋藏氧化层上；第一阱，设置于半导体层中；第二阱和第三阱，分别接近于第一阱的相对两侧，且与第一阱分别相距第一距离和第二距离；一隔绝物，覆盖第一阱和第三阱；一多晶场板，设置于隔绝物上，且位于第一阱和第三阱之间的半导体层上方；第一阳极掺杂区，设置于第二阱中；第二阳极掺杂区，设置于第二阱中；第三阳极掺杂区，设置于第二阱中，第二阳极掺杂区位于第三阳极掺杂区的正上方；第一阴极掺杂区，耦接至第三阱。通过实施本发明专利技术，可进一步抑制寄生双载子结晶体管所产生闭锁效应，因而有效保护元件抑制漏电流。

Semiconductor device and method of manufacturing the same

The invention provides a semiconductor device and a manufacturing method of the semiconductor device includes: a buried oxide layer disposed on the substrate; a semiconductor layer is arranged on the buried oxide layer; the first trap is arranged on the semiconductor layer; second wells and third wells, the opposite sides are close to the first well, and the first wells respectively. Apart from the first and second distances; an insulation material, covering the first wells and third wells; a crystal field plate arranged on the insulator, and is located in the semiconductor layer between the first wells and third wells; the first anode doping region is arranged on the second wells; the second anode doping region is arranged on the second wells; the positive electrode doped area, arranged in second wells, just above the second anode doped region is located in the third electrode doped area; a first cathode doped region, coupled with the third wells. By implementing the invention, the blocking effect produced by the parasitic double carrier transistor can be further suppressed, so an effective protective element is used to suppress the leakage current.

【技术实现步骤摘要】
半导体装置及其制造方法
本专利技术是关于一种半导体装置，特别是关于一种快速回复二极管及其制造方法。
技术介绍
快速回复二极管(fastrecoverydiode)的特点为在顺向电压(forwardvoltage)条件下，电流的多数载子会流经通道区，且在反向电压(reversevoltage)条件下，由于反向恢复电荷少，可降低关断电流抽出少数载子所需的反向回复时间(reverserecoverytime，tRR)，并可维持软恢复特性。然而，如果要提高快速回复二极管的耐压，则会使反向回复时间延长。此外，在快速回复二极管(fastrecoverydiode)中，当金属线横跨装置时，会产生电流提早上升(earlytakeoff)和漏电流的问题。一般需要使用多层金属层，使得金属层远离装置以降低对装置的影响，进一步解决上述问题。然而，使用多层金属层却会增加工艺成本。因此，在此
中，有需要一种大电流、反向恢复时间短，反向恢复软度高，高耐压的快速回复二极管，以改善上述缺点。
技术实现思路
本专利技术的一实施例是提供一种半导体装置。上述半导体装置包括一基板；一埋藏氧化层，设置于上述基板上；一半导体层，具有一第一导电类型，设置于上述埋藏氧化层上；一第一阱，具有上述第一导电类型，设置于上述半导体层中；一第二阱和一第三阱，具有相反于上述第一导电类型的一第二导电类型，分别接近于上述第一阱的相对两侧，且与上述第一阱分别相距一第一距离和一第二距离；一隔绝物，覆盖上述第一阱和第三阱；一多晶场板(polyfieldplate)，具有上述第一导电类型或第二导电类型，设置于上述隔绝物上，且位于上述第一阱和第三阱之间的上述半导体层上方；一第一阳极掺杂区，具有上述第二导电类型，设置于上述第二阱中；一第二阳极掺杂区，具有上述第一导电类型，设置于上述第二阱中；一第三阳极掺杂区，具有上述第一导电类型，设置于上述第二阱中，其中上述第二阳极掺杂区位于上述第三阳极掺杂区的正上方；一第一阴极掺杂区，具有上述第二导电类型，耦接至上述第三阱。本专利技术的另一实施例是提供一种半导体装置的制造方法。上述方法包括：提供一基板；形成一埋藏氧化层于上述基板上；形成一半导体层于上述埋藏氧化层上，且上述半导体层具有一第一导电类型；形成一第一阱于上述半导体层中，且上述第一阱具有上述第一导电类型；形成一第二阱和一第三阱分别接近于上述第一阱的相对两侧，且与上述第一阱分别相距一第一距离和一第二距离，其中上述第二阱和第三阱具有相反于上述第一导电类型的一第二导电类型；形成一隔绝物覆盖上述第一阱和上述第三阱；形成一多晶场板(polyfieldplate)于上述隔绝物上及上述第一阱和第三阱之间的上述半导体层上方，且上述多晶场板具有上述第一导电类型或第二导电类型；形成一第一阳极掺杂区于上述第二阱中，且上述第一阳极掺杂区具有上述第二导电类型；形成一第二阳极掺杂区于上述第二阱中，且上述第二阳极掺杂区具有上述第一导电类型；形成一第三阳极掺杂区于上述第二阱中，且上述第三阳极掺杂区具有上述第一导电类型，其中上述第二阳极掺杂区形成于上述第三阳极掺杂区的正上方；以及形成一第一阴极掺杂区耦接至上述第三阱，且上述第一阴极掺杂区具有上述第二导电类型。通过实施本专利技术，可进一步抑制寄生双载子结晶体管所产生闭锁效应，因而有效保护元件抑制漏电流。附图说明图1A是本专利技术一些实施例的一半导体装置的剖面示意图。图1B是本专利技术一些实施例的一半导体装置的剖面示意图。图1C是如图1A、图1B所示的本专利技术一些实施例的一半导体装置的等效电路示意图。图2～图8是本专利技术一些实施例的一半导体封装的工艺剖面示意图。图9是本专利技术一实施例的半导体装置的电流-电压特性曲线。附图标号100a、100b～半导体装置；200～半导体基板；201～隔绝物；202～基板；201S、203～表面；204～绝缘层；205～界面；206～半导体层；207～多晶场板；208～第二阱；208a、210a、212a、214a～边界；208-1、208-2、208-3、208-4、208-5～第二次阱；210～第一阱；210b、210c～侧；212～第三阱；212-1、212-2、212-3、212-4、212-5～第三次阱；214～第四阱；216～第一阳极掺杂区；218～第二阳极掺杂区；220～第三阳极掺杂区；222～第一阴极掺杂区；224～第二阴极掺杂区；226～阳极电极；228～阴极电极；W2、W2a、W3、W3a～宽度；A1～二极管；B1～第一双载子结晶体管；S2、S3、S3a～间距；D1～第一距离；D2～第二距离；D3～第三距离。具体实施方式为了让本专利技术的目的、特征及优点能更明显易懂，下文特举实施例，并配合所附图示，做详细的说明。本专利技术说明书提供不同的实施例来说明本专利技术不同实施方式的技术特征。其中，实施例中的各元件的配置为说明之用，并非用以限制本专利技术。且实施例中图式标号的部分重复，是为了简化说明，并非意指不同实施例之间的关联性。本专利技术实施例是提供一种半导体装置。在本专利技术一些实施例中，上述半导体装置为一横向快速回复二极管(lateralfastrecoverydiode)。上述横向快速回复二极管是使用横向双载子结晶体管(lateralbipolarjunctiontransistor，lateralBJT)的设计概念，因而可有效缩小元件面积且加大电流驱动能力。此外，上述横向快速回复二极管通过设置一多晶场板(polyfieldplate)跨接于上述横向双载子结晶体管(lateralbipolarjunctiontransistor，lateralBJT)的pn结上，进而减少后续工艺中金属层的使用数目，避免一般在金属线横跨半导体装置时所产生的电流提早上升(earlytakeoff)和漏电流的问题。在本专利技术一些实施例中，上述半导体装置是于绝缘层上覆硅(SOI)基板上形成，所以更可进一步抑制寄生双载子结晶体管(BJT)所产生闭锁(latch-up)效应，因而有效保护元件抑制漏电流。图1A、图1B分别是本专利技术一些实施例的半导体装置100a、100b的剖面示意图。图1C是如图1A、图1B所示的半导体装置100a、100b的等效电路示意图。如图1A所示，本专利技术实施例的半导体装置100a包括一半导体基板200，例如：绝缘层上覆硅(SOI)或块状(bulk)硅。在本专利技术一些实施例中，半导体基板200包括一基板202、一埋藏氧化层204及一半导体层206。埋藏氧化层204设置于基板202上，而半导体层206设置于埋藏氧化层204上。半导体基板200的半导体层206具有一第一导电类型，基板202具有相反于的第一导电类型的一第二导电类型，基板202和半导体层206通过埋藏氧化层204彼此隔开。举例来说，基板202可为一n型基板，而半导体层206可为一p型半导体层。在本专利技术一些实施例中，半导体基板200的厚度范围可为2μm～10μm，而埋藏氧化层204厚度范围可为0.4μm～3μm。如图1A所示，半导体装置100a包括彼此横向隔开的一第一阱210、一第二阱208和一第三阱212，设置于半导体层206中。第一阱210具第一导电类型，第二阱208和第三阱212具第二导电类型，分别接本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，包括：一基板；一埋藏氧化层，设置于该基板上；一半导体层，具有一第一导电类型，设置于该埋藏氧化层上；一第一阱，具有该第一导电类型，设置于该半导体层中；一第二阱和一第三阱，具有相反于该第一导电类型的一第二导电类型，分别接近于该第一阱的相对两侧，且与该第一阱分别相距一第一距离和一第二距离；一隔绝物，覆盖该第一阱和该第三阱；一多晶场板，具有该第一导电类型或第二导电类型，设置于该隔绝物上，且该多晶场板位于该第一阱和该第三阱之间的该半导体层上方；一第一阳极掺杂区，具有该第二导电类型，设置于该第二阱中；一第二阳极掺杂区，具有该第一导电类型，设置于该第二阱中；一第三阳极掺杂区，具有该第一导电类型，设置于该第二阱中，其中该第二阳极掺杂区位于该第三阳极掺杂区的正上方；以及一第一阴极掺杂区，具有该第二导电类型，耦接至该第三阱。

【技术特征摘要】
1.一种半导体装置，其特征在于，包括：一基板；一埋藏氧化层，设置于该基板上；一半导体层，具有一第一导电类型，设置于该埋藏氧化层上；一第一阱，具有该第一导电类型，设置于该半导体层中；一第二阱和一第三阱，具有相反于该第一导电类型的一第二导电类型，分别接近于该第一阱的相对两侧，且与该第一阱分别相距一第一距离和一第二距离；一隔绝物，覆盖该第一阱和该第三阱；一多晶场板，具有该第一导电类型或第二导电类型，设置于该隔绝物上，且该多晶场板位于该第一阱和该第三阱之间的该半导体层上方；一第一阳极掺杂区，具有该第二导电类型，设置于该第二阱中；一第二阳极掺杂区，具有该第一导电类型，设置于该第二阱中；一第三阳极掺杂区，具有该第一导电类型，设置于该第二阱中，其中该第二阳极掺杂区位于该第三阳极掺杂区的正上方；以及一第一阴极掺杂区，具有该第二导电类型，耦接至该第三阱。2.如权利要求1所述的半导体装置，其特征在于，更包括：一第四阱，具有该第二导电类型，其中该第四阱相邻于该第三阱的远离于该第一阱的一侧；以及一第二阴极掺杂区，具有该第二导电类型，其中该第一阴极掺杂区和该第二阴极掺杂区设置于该第四阱中，且该第一阴极掺杂区位于该第二阴极掺杂区的正上方。3.如权利要求1所述的半导体装置，其特征在于，该第二阳极掺杂区的掺质浓度大于该第三阳极掺杂区的掺质浓度，且该第三阳极掺杂区的掺质浓度大于该第一阱的掺质浓度。4.如权利要求2所述的半导体装置，其特征在于，该第一阴极掺杂区的掺质浓度大于该第二阴极掺杂区的掺质浓度，且该第二阴极掺杂区的掺质浓度大于该第四阱的掺质浓度。5.如权利要求1所述的半导体装置，其特征在于，该第二阳极掺杂区和该第三阳极掺杂区与第二阱部分重叠。6.如权利要求5所述的半导体装置，其特征在于，该第二阳极掺杂区与该第一阱相距一第三距离，其中该第三距离小于该第一距离。7.如权利要求1所述的半导体装置，其特征在于，该第二阱由多个彼此隔开的长条状第二次阱构成，其中该多个长条状第二次阱从该半导体层的一表面向下延伸至埋藏氧化层。8.如权利要求2所述的半导体装置，其特征在于，该第三阱由多个彼此隔开的长条状第三次阱构成，其中该多个长条状第三次阱从该半导体层的一表面向下延伸至埋藏氧化层。9.如权利要求8所述的半导体装置，其特征在于，该多个长条状第三次阱其中一个邻接该第四阱，且与相邻的该多个长条状第三次阱其中另一个相距一第一间距，该第一间距大于各个该长条状第三次阱的宽度。10.如权利要求1所述的半导体装置，其特征在于，该第一阳极掺杂区、该第二阳极掺杂区和该第三阳极掺杂区耦接至一阳极电极。11.如权利要求1所述的半导体装置，其特征在于，该第一阴极掺杂区耦接至一阴极电极。12.如权利要求6所述的半导体装置，其特征在于，该第二阱、该第一阱、该第三阱及第一阴极掺杂区构成一第一双载子结晶体管，其中该第二阱为该第一双载子结晶体管的一集极，该第一阱为该第一双载子结晶体管的一基极，且该第三阱和第一阴极掺杂区为该第一双载子结晶体管的一射极。13.如权利要求12所述的半导体装置，其特征在于，该第二阳极掺杂区、该第三阳极掺杂区、该第一阱、该第三阱及第一阴极掺杂区构成一二极管，其中该第二阳极掺杂区、该第三阳极掺杂区和该第一阱为该二极管的一第一极，且该第三阱和第一阴极掺杂区为该二极管的一第二极。14.如权利要求13所述的半导体装置，其特征在于，该第一双载...

【专利技术属性】
技术研发人员：洪培恒，马洛宜·库马，张雄世，李家豪，陈强伟，
申请(专利权)人：世界先进积体电路股份有限公司，
类型：发明
国别省市：中国台湾,71