存储器装置制造方法及图纸

本发明专利技术提供存储器装置，包含基底，介电层设置于基底上，以及多个电阻式存储单元设置于介电层上，每一个电阻式存储单元包含导通孔设置于介电层的第一开口中，导体层设置于导通孔上，以及电容结构，该电容结构包括下电极、设置于下电极上的可变电阻层及设置于可变电阻层上的上电极，其中下电极设置于导体层上。本发明专利技术提供具有平坦表面且没有孔隙露出的导体层作为存储器单元的导通孔及电容结构的下电极电性连接的导体层(或称重布线层)，不但可以使存储器装置的风险降低，同时改善存储器装置布局的弹性，藉此提高合格率及降低成本。

【技术实现步骤摘要】
存储器装置
本专利技术关于存储器装置，特别是关于在平坦的导体层上形成电容结构的电阻式存储器装置。
技术介绍
已发现闪存的尺寸微缩会随成本增高而受限，设计者正在寻找下一代的非挥发性存储器，例如电阻式随机存取存储器(ResistiveRandomAccessMemory，RRAM)，以增加写入速度及减少功耗。RRAM的结构简单、且具有简单的交错阵列及可于低温制造，使得RRAM具有最佳的潜力来取代现有的闪存。然而，RRAM容易有漏电的问题，改善RRAM漏电的问题为一大挑战。
技术实现思路
为了解决现有技术的RRAM容易漏电的问题，本专利技术实施例提供一种存储器装置。本专利技术的一些实施例是关于存储器装置，包含基底，介电层设置于基底上，以及多个电阻式存储单元设置于介电层上，每一个电阻式存储单元包含导通孔设置于介电层的第一开口中，导体层设置于导通孔上，以及电容结构，该电容结构包括下电极、设置于下电极上的可变电阻层及设置于可变电阻层上的上电极，其中下电极设置于导体层上。本专利技术提供具有平坦表面且没有孔隙露出的导体层作为存储器单元的导通孔及电容结构的下电极电性连接的导体层(或称重布线层)，不但可以使存储器装置的风险降低，同时改善存储器装置布局的弹性，藉此提高合格率及降低成本。附图说明图1A～图1J显示根据一些实施例，形成存储器装置的电阻式存储单元的各阶段的工艺的剖面示意图。图2A～图2F显示根据一些实施例，形成存储器装置的电阻式存储单元的各阶段的工艺的剖面示意图。图3A～图3B显示根据一些实施例，存储器装置中的电阻式存储单元的布局的俯视图。图4A～图4D显示根据一些实施例，形成存储器装置的电阻式存储单元的各阶段的工艺的剖面示意图。图5A～图5C显示根据一些实施例，形成存储器装置的电阻式存储单元的各阶段的工艺的剖面示意图。图6A～图6C显示根据一些实施例，存储器装置的电阻式存储单元中的导通孔与电容结构的相对位置的剖面示意图。图7A～图7B显示根据一些实施例，存储器装置的电阻式存储单元的布局的俯视图。附图标号：100～电阻式存储单元；101～半导体基底；102～第一介电层；103～第一开口；104～孔隙；105～导通孔；105’、108’、112’、113’、114’～导电材料层；106～第二介电层；107～第二开口；108～导体层；109～下电极；110～可变电阻层；111～上电极；120～电容结构；200～存储器装置。具体实施方式要了解的是本说明书以下的
技术实现思路
提供许多不同的实施例或范例，以实施本专利技术的不同特征部件。而本说明书以下的
技术实现思路
是叙述各个构件及其排列方式的特定范例，以求简化专利技术的说明。另外，本专利技术的说明中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字是为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。本专利技术的一些实施例如下所述，图1A～图1J显示根据一些实施例，形成存储器装置的电阻式存储单元的各阶段的工艺的剖面示意图。额外的工艺可以在图1A～图1J所述的阶段之前、之中、及/或之后提供。一些所述的阶段在不同的实施例中可以被取代或移除。存储器装置可以增加额外的特征部件。一些如下所述的特征部件在不同的实施例中可以被取代或移除。如图1A所示，提供半导体基底101。在一些实施例中，半导体基底101包括半导体晶圆、隔离特征部件、源/漏极、栅极、接触及其他特征部件(未绘示)。如图1B所示，在半导体基底101上沉积第一介电层102。第一介电层102由介电材料形成，介电材料可包括氧化硅、氮化硅、氮氧化硅、氟硅玻璃(fluoride-dopedsilicateglass,FSG)、低介电常数介电材料、其他适合的材料或前述的组合。在一些实施例中，第一介电层102可通过化学气相沉积(CVD)工艺来形成。在一些实施利中，如图1C所示，沉积第一介电层102后，在第一介电层102上形成第一开口103。第一开口103贯穿第一介电层102，并且延伸至半导体基底101。第一开口103可通过对第一介电层102实施刻蚀工艺来形成，刻蚀工艺包含干法刻蚀、湿法刻蚀或其他刻蚀方法(例如，反应式离子刻蚀)。刻蚀工艺也可以是化学刻蚀、物理刻蚀或其组合。如图1D所示，形成第一开口103后，在第一开口103内及第一介电层102上沉积导电材料层105’，导电材料层105’包含金属，例如钨、铜或其他适合的导电材料。沉积导电材料层105’可利用化学气相沉积(CVD)工艺、物理气相沉积(PVD)工艺或其他适合的工艺。如图1E所示，为了移除导电材料层105’在第一开口103以外的材料部份，使用研磨或化学机械研磨(CMP)工艺，配合使用刻蚀剂及研磨料以移除导电材料层105’，余留在第一开口103内的导电材料层105’形成了导通孔105。导通孔105与位于半导体基底101内的金属层或其他导电元件(未绘示)电性连接。值得注意的是，由于第一开口103具有较大的深宽比，例如为2～7，在沉积导电材料层105’的过程中通常会产生孔隙104(seam)于第一开口103内。此外，对导电材料层105’实施化学机械研磨工艺后，孔隙104可能会露出在导通孔105的表面。若直接在导通孔105上形成电容结构，则在后续形成的电容结构的下电极会与孔隙104接触，将导致存储器装置漏电的可能。为解决上述问题，在一些实施例中，如图1F-图1I所示，在第一介电层102及导通孔105上形成第二介电层106及导体层108来防止电容结构的下电极与孔隙104接触。如图1F所示，第二介电层106沉积于第一介电层102及导通孔105上，第二介电层106的材料与第一介电层102可相同。在一些实施例中，第二介电层106可通过化学气相沉积工艺来形成。在一些实施利中，如图1G所示，沉积第二介电层106后，在第二介电层106内形成第二开口107于第一开口103上方。第二开口107可通过对第二介电层106实施刻蚀工艺来形成，刻蚀工艺包含干法刻蚀、湿法刻蚀或其他刻蚀方法。刻蚀工艺也可以是化学刻蚀、物理刻蚀或其组合。如图1H所示，形成第二开口107后，在第二开口107内及第二介电层106上沉积导电材料层108’，导电材料层108’包含金属，例如为钨、铜或其他适合的导电材料。沉积导电材料层108’可利用化学气相沉积工艺、物理气相沉积工艺或其他适合的工艺。为了移除导电材料层108’在第二开口以外的的材料部份，使用研磨或化学机械研磨工艺，配合使用刻蚀剂及研磨料以移除导电材料层108’，余留在第二开口107内的导电材料层108’形成了导体层108。在一些实施利中，如图1I所示，第二开口107的深宽比小于第一开口103，且第二开口107的上表面的面积大于第一开口103。由于第二开口107具有较小的深宽比，例如为0.5～2，因此，在沉积导电材料层108’的过程中，可以避免产生孔隙。亦即，后来形成的导体层108内并不会有孔隙，且导体层108的经过CMP工艺后的平坦上表面亦不会有孔隙露出。如图1J所示，形成导体层108后，在第二介电层106和导体层108上形成电容结构120。电容结构120包含下电极109、位于下电极109上的可变电阻层110及位于可变电阻层110上的上电极111。下电极109位于导体层10本文档来自技高网...

【技术保护点】
一种存储器装置，其特征在于，包括：一基底；一介电层，设置于该基底上；以及多个电阻式存储单元，设置于该介电层上，每一个电阻式存储单元包括：一导通孔，设置于该介电层的一第一开口中；一导体层，设置于该导通孔上；以及一电容结构，包括一下电极、一设置于该下电极上的可变电阻层及一设置于该可变电阻层上的上电极，其中该下电极设置于该导体层上。

【技术特征摘要】
2015.12.23 TW 1041433211.一种存储器装置，其特征在于，包括：一基底；一介电层，设置于该基底上；以及多个电阻式存储单元，设置于该介电层上，每一个电阻式存储单元包括：一导通孔，设置于该介电层的一第一开口中；一导体层，设置于该导通孔上；以及一电容结构，包括一下电极、一设置于该下电极上的可变电阻层及一设置于该可变电阻层上的上电极，其中该下电极设置于该导体层上。2.如权利要求1所述的存储器装置，其特征在于，该介电层更包括一第二开口设置于该第一开口上，该导体层位于该第二开口内，该第二开口的深宽比小于该第一开口。3.如权利要求2所述的存储器装置，其特征在于，该第二开口的上表面的面积大于该第一开口的上表面的面积。4.如权利要求2所述的存储器装置，其特征在于，该些电阻式存储单...

【专利技术属性】
技术研发人员：洪佐桦，蔡高财，林晓郁，吴伯伦，沈鼎瀛，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾,71