双栅极沟槽式功率晶体管及其制造方法技术

本发明专利技术提供一种双栅极沟槽式功率晶体管及其制造方法。双栅极沟槽式功率晶体管的沟槽结构位于一磊晶层内，并至少包括深沟槽部及两个分别邻接于深沟槽部的两个相反侧的浅沟槽部，其中每一浅沟槽部内设有栅极结构，深沟槽部内设有遮蔽电极结构。栅极结构的栅极绝缘层至少包括一第一介电层、一第二介电层及一第三介电层，其中第二介电层夹设于第一介电层与第三介电层之间，并且部分栅极绝缘层与遮蔽电极结构的遮蔽介电层接触。

【技术实现步骤摘要】

本专利技术涉及一种功率金氧半场效晶体管，且特别涉及一种双栅极沟槽式功率晶体管。
技术介绍
功率金氧半场效晶体管(PowerMetalOxideSemiconductorFieldTransistor,PowerMOSFET)被广泛地应用于电力装置的切换元件，例如是电源供应器、整流器或低压马达控制器等等。现今的功率金氧半场效晶体管多采取垂直结构的设计，以提升元件密度。此种采垂直结构设计的功率金氧半场效晶体管也被称为沟槽式功率型金氧半场效晶体管，其优点是可以在耗费低功率的状况下，控制电压进行元件的操作。影响功率金氧半场效晶体管的元件特性的参数包括源极/漏极导通电阻(Rdson)、崩溃电压(breakdownvoltage)以及切换速度(switchingspeed)等。然而，对于功率金氧半场效晶体管而言，源极/漏极导通电阻(Rdson)与崩溃电压之间成正相关。也就是说，在为了降低源极/漏极导通电阻而提高漂移区的掺杂浓度或者是降低漂移区厚度的同时，也会导致崩溃电压降低。因此，为了在相对较低的源极/漏极导通电阻下，使功率金氧半场效晶体管仍维持较高的崩溃电压，会在栅极沟槽内形成延伸至漂移区内的遮蔽电极结构。在部分功率金氧半场效晶体管的结构中，两个栅极电极与遮蔽电极并列设置于同一沟槽内，并通过氧化层电性绝缘。进一步而言，遮蔽电极是位于两个栅极电极之间，并由磊晶层表面延伸至漂移区内。然而，在制作此种功率金氧半场效晶体管时，形成栅极氧化层的步骤，与形成用来隔离栅极电极与遮蔽电极之间的绝缘层的步骤是在同一道工艺中形成，这会造成栅极电极与遮蔽电极之间的绝缘层厚度偏低，而导致栅极与源极之间的电容偏高。另外，由于工艺条件上的限制，因底部氧化层不易沉积，因此较薄，尤其是在栅极电极底端靠近遮蔽电极的一侧，更易形成尖端效应，使得栅极可承受的耐压下降，此在高温时更容易劣化，发生可靠度问题，影响功率金氧半场效晶体管的元件寿命。
技术实现思路
本专利技术提供一种双栅极沟槽式功率晶体管及其制造方法，其中在完成位于浅沟槽部的栅极电极的制造过程之后，再进行蚀刻步骤以形成深沟槽部。另外，在形成深沟槽部的过程中，通过栅极绝缘层中的氮化物层作为侧向硬质罩幂，可避免位于浅沟槽部的栅极电极被蚀刻。本专利技术其中一实施例提供一种双栅极沟槽式功率晶体管，包括基材、磊晶层、两个栅极结构、遮蔽电极结构、基体区及源极区。磊晶层位于基材上，其中磊晶层定义至少一元件区域，且磊晶层具有一位于元件区域中的沟槽结构，其中沟槽结构包括一深沟槽部及两个分别邻接于深沟槽部的两个相反侧的浅沟槽部。两个栅极结构分别设置于两个浅沟槽部内，其中每一个栅极结构包括一栅极绝缘层以及一栅极电极，其中栅极绝缘层顺形地覆盖于所对应的浅沟槽部的内壁面，以使栅极电极与磊晶层电性绝缘，且栅极绝缘层包括第一介电层、第二介电层及第三介电层，其中第二介电层被夹设于第一介电层与第三介电层之间。遮蔽电极结构位于深沟槽部中，其中遮蔽电极结构包括遮蔽介电层及一遮蔽电极，该遮蔽介电层顺形地覆盖该深沟槽部的内壁面，以使遮蔽电极与磊晶层电性绝缘，并且位于遮蔽电极的两个相反侧的部分遮蔽介电层与位于两个浅沟槽部内的栅极绝缘层接触。在磊晶层中形成基体区，并环绕两个栅极结构。源极区形成于基体区上方。在本专利技术另一实施例中，提供一种双栅极沟槽式功率晶体管的制造方法，其包括下列步骤。首先提供一基材，在基材上形成一磊晶层，其中磊晶层定义一元件区域。接着，在磊晶层中形成多个浅沟槽，且这些浅沟槽位于元件区域内。随后，分别于这些浅沟槽中形成第一绝缘层及栅极电极，其中第一绝缘层顺形地覆盖浅沟槽的内壁面，且绝缘层包括第一介电层、第二介电层及第三介电层，其中第二介电层夹设于第一介电层与第三介电层之间。随后，执行一蚀刻步骤，以在磊晶层中形成多个深沟槽，其中每一个深沟槽紧邻于这些浅沟槽中的至少一个浅沟槽，且当执行蚀刻步骤时，是通过第二介电层作为一侧向硬质罩幂。之后，在每一该深沟槽中形成第二绝缘层及遮蔽电极，其中第二绝缘层顺形地覆盖每一个深沟槽的内壁面，并使遮蔽电极与该磊晶层相互隔离，且第二绝缘层接触第二介电层。之后，对磊晶层进行基体掺杂过程及源极掺杂过程，以在元件区域内形成基体区及源极区，其中源极区位于基体区上方。综上所述，本专利技术所提供的双栅极沟槽式功率晶体管及其制造过程方法，栅极电极与遮蔽电极之间是通过较厚的遮蔽介电层与部分栅极绝缘层相互隔离，可相对降低栅极电极与遮蔽电极之间所产生的电容。另外，在本专利技术实施例所提供的制造过程中，栅极电极较不会形成会累积电荷的尖端部，从而可使双栅极沟槽式功率晶体管有较好的电性表现。为让本专利技术的上述特征和优点能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下。附图说明图1A绘示本专利技术一实施例的双栅极沟槽式功率晶体管的俯视示意图。图1B绘示图1A沿H-H剖面线的剖面示意图。图1C绘示图1A沿I-I剖面线的剖面示意图。图2显示本专利技术一实施例的双栅极沟槽式功率晶体管的制造过程流程图。图3A至图3H分别绘示本专利技术一实施例的双栅极沟槽式功率晶体管的制造过程中各步骤的局部剖面示意图。【符号说明】双栅极沟槽式功率晶体管1基材100缓冲层110磊晶层120漂移区130基体区140源极区150沟槽结构160浅沟槽160a’浅沟槽部160a深沟槽160b’深沟槽部160b栅极结构170栅极绝缘层171栅极电极172第一介电层171a、171a’第二介电层171b第三介电层171c遮蔽电极结构180遮蔽介电层181遮蔽电极182终端沟槽160c终端电极结构185终端介电层183终端电极184元件区域AR终端区域TR层间介电层190第一接触窗191a～191c第二接触窗193第一导电插塞192a～192c第二导电插塞194源极导电层200S栅极导电层200G绝缘层171’接触掺杂区121光阻层300开口300a第一侧S1第二侧S2厚度T1、T2流程步骤S200～S207具体实施方式请参照图1A至图1C。图1A绘示本专利技术一实施例的双栅极沟槽式功率晶体管的局部剖面结构示意图。图1B绘示图1A沿H-H剖面线的剖面示意图。图1C绘示图1A沿I-I剖面线的剖面示意图。请先参照图1B，双栅极沟槽式功率晶体管1包括基材100、磊晶层120、至少两个栅极结构170、遮蔽电极结构180、基体区140以及源极区150。在图1中，基材100具有高浓度的第一型导电性杂质，而形成第一重掺杂区。第一重掺杂区是用来作为沟槽式功率晶体管的漏极(drain)，且可分布于基材100的局部区域或是分布于整个基材100中。在本实施例的第一重掺杂区是分布于整个基材100内，但仅用于举例而非用以限制本专利技术。前述的第一型导电性杂质可以是N型或P型导电性杂质。假设基材100为硅基材，N型导电性杂质为五价元素离子，例如磷离子或砷离子，而P型导电性杂质为三价元素离子，例如硼离子、铝离子或镓离子。若沟槽式功率晶体管为N型，基材100掺杂N型导电性杂质。另一方面，若为P型沟槽式功率晶体管，则基材100掺杂P型导电性杂质。本专利技术实施例中，是以N型沟槽式功率晶体管为例说明。磊晶层(epitaxiallayer)120位于基材100上，并具有低浓度的第一型导电性杂质。本文档来自技高网...

【技术保护点】
一种双栅极沟槽式功率晶体管，其特征在于，所述双栅极沟槽式功率晶体管包括：一基材；一磊晶层，所述磊晶层位于所述基材上，其中所述磊晶层定义至少一元件区域，且所述磊晶层具有一位于所述元件区域中的沟槽结构，其中所述沟槽结构包括一深沟槽部及两个分别邻接于所述深沟槽部的两个相反侧的浅沟槽部；两个栅极结构，所述两个栅极结构分别设置于两个所述浅沟槽部内，其中每一所述栅极结构包括一栅极绝缘层以及一栅极电极，其中所述栅极绝缘层顺形地覆盖于所对应的所述浅沟槽部的内壁面，以使所述栅极电极与所述磊晶层电性绝缘，且所述栅极绝缘层包括一第一介电层、一第二介电层及一第三介电层，其中所述第二介电层被夹设于所述第一介电层与所述第三介电层之间；一遮蔽电极结构，所述遮蔽电极结构位于所述深沟槽部中，其中所述遮蔽电极结构包括一遮蔽介电层及一遮蔽电极，其中所述遮蔽介电层顺形地覆盖所述深沟槽部的内壁面，以使所述遮蔽电极与所述磊晶层电性绝缘，并且位于所述遮蔽电极的两个相反侧的部分所述遮蔽介电层与位于两个所述浅沟槽部内的多个所述栅极绝缘层接触；一基体区，在所述磊晶层中形成所述基体区，并环绕两个所述栅极结构；以及一源极区，在所述基体区的上方形成所述源极区。...

【技术特征摘要】
1.一种双栅极沟槽式功率晶体管，其特征在于，所述双栅极沟槽式功率晶体管包括：一基材；一磊晶层，所述磊晶层位于所述基材上，其中所述磊晶层定义至少一元件区域，且所述磊晶层具有一位于所述元件区域中的沟槽结构，其中所述沟槽结构包括一深沟槽部及两个分别邻接于所述深沟槽部的两个相反侧的浅沟槽部；两个栅极结构，所述两个栅极结构分别设置于两个所述浅沟槽部内，其中每一所述栅极结构包括一栅极绝缘层以及一栅极电极，其中所述栅极绝缘层顺形地覆盖于所对应的所述浅沟槽部的内壁面，以使所述栅极电极与所述磊晶层电性绝缘，且所述栅极绝缘层包括一第一介电层、一第二介电层及一第三介电层，其中所述第二介电层被夹设于所述第一介电层与所述第三介电层之间；一遮蔽电极结构，所述遮蔽电极结构位于所述深沟槽部中，其中所述遮蔽电极结构包括一遮蔽介电层及一遮蔽电极，其中所述遮蔽介电层顺形地覆盖所述深沟槽部的内壁面，以使所述遮蔽电极与所述磊晶层电性绝缘，并且位于所述遮蔽电极的两个相反侧的部分所述遮蔽介电层与位于两个所述浅沟槽部内的多个所述栅极绝缘层接触；一基体区，在所述磊晶层中形成所述基体区，并环绕两个所述栅极结构；以及一源极区，在所述基体区的上方形成所述源极区。2.根据权利要求1所述的双栅极沟槽式功率晶体管，其特征在于，所述磊晶层定义一终端区域，且所述磊晶层包括至少一位于所述终端
\t区域中的终端沟槽，且所述双栅极沟槽式功率晶体管还包括至少一形成于所述终端沟槽中的终端电极结构，其中所述终端电极结构包括：一终端电极，所述终端电极位于所述终端沟槽中；以及一终端介电层，所述终端介电层顺形地覆盖所述终端沟槽的内壁面，以隔离所述终端电极与所述磊晶层。3.根据权利要求2所述的双栅极沟槽式功率晶体管，其特征在于，所述终端电极环绕所述元件区域。4.根据权利要求1所述的双栅极沟槽式功率晶体管，其特征在于，部分所述遮蔽介电层与每一所述栅极绝缘层的所述第二介电层直接接触。5.根据权利要求1所述的双栅极沟槽式功率晶体管，其特征在于，所述第一介电层的厚度介于10nm至35nm之间，所述第二介电层的厚度介于20nm至30nm之间，所述第三介电层的厚度介于7nm至10nm之间。6.根据权利要求1所述的双栅极沟槽式功率晶体管，其特征在于，构成所述第二介电层的材料为氮化物层。7.根据权利要求1所述的双栅极沟槽式功率晶体管，其特征在于，所述栅极电极具有靠近所述遮蔽电极的一第一侧并具有与所述第一侧相反的一第二侧，其中接触所述第一侧的栅极绝缘层的厚度小于接触所述第二侧的栅极绝缘层的厚度。8.根据权利要求1所述的双栅极沟槽式功率晶体管，其特征在于，所述双栅极沟槽式功率晶体管还包括：一层间介电层，所述层间介电层位于所述磊晶层上，其中所述层间介电层具有多个第一接触窗及多个第二接触窗，其中所述...

【专利技术属性】
技术研发人员：李柏贤，林家福，陈家承，林伟捷，
申请(专利权)人：大中积体电路股份有限公司，
类型：发明
国别省市：中国台湾;71