用于改善信号完整性的半导体存储器装置和半导体系统制造方法及图纸

提供了一种用于改善信号完整性的半导体存储器装置和半导体系统。所述半导体存储器装置包括具有用于片内终结的第一终结电阻器的第一存储器裸片，以及具有用于片内终结的第二终结电阻器并形成在第一存储器裸片上的第二存储器裸片。第一存储器裸片和第二存储器裸片中的每个具有中心焊盘型并且基于多列结构而操作。当访问第一存储器裸片时，第二终结电阻器连接到第二存储器裸片，当访问第二存储器裸片时，第一终结电阻器连接到第一存储器裸片。

【技术实现步骤摘要】
本申请要求于2015年9月4日在韩国知识产权局提交的第10-2015-0125715号韩国专利申请的优先权，该韩国专利申请的内容通过引用全部包含于此。
本专利技术构思的一些示例涉及半导体存储器装置，更具体地讲，涉及堆叠有多个存储器裸片(memorydie)的堆叠芯片结构的半导体存储器装置。
技术介绍
动态随机存取存储器DRAM可以以多芯片封装件的形式来实现以增大存储容量。即，多芯片封装件表示堆叠有多个存储器裸片的封装件。例如，多个存储器裸片可使基底置于其间并且可以接收从控制器提供的信号。例如，这种结构可以被称为双列结构(dual-rankstructure)。随着传输速度增大，控制器与DRAM之间交换的信号的摆动宽度逐渐减小以使传输信号所用的延迟时间最小化。随着摆动宽度减小，外部噪声对信号的影响增大，信号根据接口终端处的阻抗失配的反射成为关键。当信号传输期间发生阻抗失配时，出现信号完整性问题。信号完整性的降低使得难以迅速地传输信号并且在包括DRAM的写入操作和读取操作的访问操作期间引起误差。因此，在接收侧的DRAM裸片中，被称为“片内终结(on-dietermination)”或“芯片上终结(on-chiptermination)”的阻抗匹配电路被安装在存储器裸片中的焊盘附近。通常，在片内终结方案中，在发送侧的装置(例如，控制器)中形成源终结。在接收侧的存储器(例如，存储器裸片)中，相对于连接到输入焊盘的接收电路，通过并联连接的终结电路形成并联终结。
技术实现思路
本专利技术构思的示例实施例提供一种半导体存储器装置和一种半导体系统，它们能够根据连接到位于具有中心焊盘型并且在多列结构中操作的堆叠芯片结构中的中心焊盘的再分布层的短柱效应来解决信号完整性问题。根据本专利技术构思的一方面，一种半导体存储器装置可以包括具有为了片内终结而构造的第一终结电阻器的第一存储器裸片，以及具有为了片内终结而构造的第二终结电阻器并形成在第一存储器裸片上的第二存储器裸片。第一存储器裸片和第二存储器裸片的每个可以具有中心焊盘型并且可以基于多列结构而操作。当访问第一存储器裸片时，第二终结电阻器可以连接到第二存储器裸片。当访问第二存储器裸片时，第一终结电阻器可以连接到第一存储器裸片。在一些示例实施例中，第一存储器裸片和第二存储器裸片的每个的中心焊盘可以通过再分布层在裸片边缘处引线键合。在一些示例实施例中，再分布层的短柱长度可以大于或等于1000μm。在一些示例实施例中，当访问第一存储器裸片时，第一终结电阻器还可以连接到第一存储器裸片。在一些示例实施例中，当访问第二存储器裸片时，第二终结电阻器还可以连接到第二存储器裸片。在一些示例实施例中，第一存储器裸片和第二存储器裸片的每个可以是移动动态随机存取存储器(DRAM)。在一些示例实施例中，可以响应于从控制器提供的第一片内控制信号而执行第一终结电阻器的连接操作。在一些示例实施例中，可以响应于从控制器提供的第二片内控制信号而执行第二终结电阻器的连接操作。在一些示例实施例中，第一存储器裸片可以堆叠在控制器上并且可以由控制器来控制。在一些示例实施例中，第一存储器裸片可以与控制器设置在同一层处。根据本专利技术构思的另一方面，一种半导体存储器装置可以包括具有为了片内终结而构造的第一终结电阻器的第一存储器裸片，以及具有为了片内终结而构造的第二终结电阻器并形成在第一存储器裸片上的第二存储器裸片。第一存储器裸片和第二存储器裸片的每个可以具有中心焊盘型并且可以基于多列结构而操作。当访问第一存储器裸片时，第一终结电阻器和第二终结电阻器可以分别连接到第一存储器裸片和第二存储器裸片。当访问第二存储器裸片时，第二终结电阻器和第一终结电阻器可以分别连接到第二存储器裸片和第一存储器裸片。在一些实施例中，第一存储器裸片和第二存储器裸片的每个的中心焊盘通过再分布层共同引线键合在裸片边缘处。在一些实施例中，再分布层的短柱长度大于或等于800μm。在一些实施例中，当访问第二存储器裸片时，第二终结电阻器还连接到第二存储器裸片。在一些实施例中，第一存储器裸片与控制器在同一封装件中设置在同一层处并且从控制器中接收地址和命令。根据本专利技术构思的另一方面，一种半导体系统可以包括：控制单元，包括片内终结控制单元；半导体存储器装置，包括连接到控制单元并具有第一终结电阻器的第一存储器裸片和连接到控制单元的第二存储器裸片。第二存储器裸片具有第二终结电阻器并形成在第一存储器裸片上。半导体存储器装置中的第一存储器裸片和第二存储器裸片的每个可以具有中心焊盘型并且可以基于多列结构而操作。当访问第一存储器裸片时，第二终结电阻器可以连接到第二存储器裸片以提高用于访问第一存储器裸片的信号的根据短柱效应的信号完整性。当访问第二存储器裸片时，第一终结电阻器可以连接到第一存储器裸片以提高用于访问第二存储器裸片的信号的信号完整性。在一些实施例中，其中，第一存储器裸片和第二存储器裸片的每个为低功率双数据速率(DDR)DRAM。在一些实施例中，响应于从控制器提供的第一片内控制信号而执行第一终结电阻器的连接操作。在一些实施例中，响应于从控制器提供的第二片内控制信号而执行第二终结电阻器的连接操作。在一些实施例中，第一存储器裸片堆叠在控制器上并且从控制器接收地址、命令和数据。根据本专利技术构思的另一方面，一种半导体存储器装置可以包括具有为了片内终结而构造的第一终结电阻器的第一存储器裸片，以及具有为了片内终结而构造的第二终结电阻器并堆叠在第一存储器裸片上的第二存储器裸片。当第一存储器裸片和第二存储器裸片的每个基于多列结构而操作并且再分布层的短柱长度超过短柱效应允许长度时，在第一存储器裸片的操作期间可以选择第二终结电阻器，并且在第二存储器裸片的操作期间可以选择第一终结电阻器。在一些实施例中，短柱效应允许长度为大于或等于1000μm。在一些实施例中，第一存储器裸片和第二存储器裸片的每个的焊盘布置为具有中心焊盘型。在一些实施例中，再分布层为电连接在布置在裸片的中心处的焊盘与布置在裸片的边缘处的金属图案之间的金属布线图案。在一些实施例中，第一终结电阻器的电阻值等于第二终结电阻器的电阻值。根据本专利技术构思的另一方面，一种半导体存储器装置包括具有第一终结电阻器的第一存储器裸片以及具有第二终结电阻器的第二存储器裸片。第一存储器裸片和第二存储器裸片的每个具有中心焊盘型。在第一存储器裸片的操作期间选择第二终结电阻器，在第二存储器裸片的操作期间选择第一终结电阻器。在一些实施例中，半导体存储器装置中的第一存储器裸片和第二存储器裸片的每个基于多列结构而操作。在一些实施例中，第一存储器裸片与第二存储器裸片的每个的中心焊盘通过再分布层在裸片边缘处引线键合。在一些实施例中，再分布层的短柱长度大于或等于1000μm。在一些实施例中，第一存储器裸片和第二存储器裸片的每个是移动动态随机存取存储器(DRAM)。附图说明如附图所示，通过专利技术构思的优选实施例的更具体的描述，专利技术构思的上述及其他特征和优点将是清楚的，在附图中同样的标号在不同的示图中始终指示相同的部件。附图未必是按比例绘制的，而将重点放在示出专利技术构思的原理。图1是示出根据本专利技术构思的一些示例实施例的半导体系统的框图。图2是示出根据本专利技术构思的一些示例实施例的半导体存储器本文档来自技高网...

【技术保护点】
一种半导体存储器装置，所述半导体存储器装置包括：第一存储器裸片，具有为了片内终结而构造的第一终结电阻器；以及第二存储器裸片，具有为了片内终结而构造的第二终结电阻器并形成在第一存储器裸片上，其中，第一存储器裸片和第二存储器裸片的每个具有中心焊盘型并且基于多列结构而操作，其中，当访问第一存储器裸片时，第二终结电阻器连接到第二存储器裸片，其中，当访问第二存储器裸片时，第一终结电阻器连接到第一存储器裸片。

【技术特征摘要】
2015.09.04 KR 10-2015-01257151.一种半导体存储器装置，所述半导体存储器装置包括：第一存储器裸片，具有为了片内终结而构造的第一终结电阻器；以及第二存储器裸片，具有为了片内终结而构造的第二终结电阻器并形成在第一存储器裸片上，其中，第一存储器裸片和第二存储器裸片的每个具有中心焊盘型并且基于多列结构而操作，其中，当访问第一存储器裸片时，第二终结电阻器连接到第二存储器裸片，其中，当访问第二存储器裸片时，第一终结电阻器连接到第一存储器裸片。2.根据权利要求1所述的半导体存储器装置，其中，第一存储器裸片和第二存储器裸片的每个的中心焊盘通过再分布层在裸片边缘处引线键合。3.根据权利要求2所述的半导体存储器装置，其中，再分布层的短柱长度大于或等于1000μm。4.根据权利要求1所述的半导体存储器装置，其中，当访问第一存储器裸片时，第一终结电阻器还连接到第一存储器裸片。5.根据权利要求1所述的半导体存储器装置，其中，当访问第二存储器裸片时，第二终结电阻还连接到第二存储器裸片。6.根据权利要求1所述的半导体存储器装置，其中，第一存储器裸片和第二存储器裸片中的每个是移动动态随机存取存储器。7.根据权利要求1所述的半导体存储器装置，其中，第一终结电阻器的连接操作是响应于从控制器提供的第一片内控制信号执行的。8.根据权利要求1所述的半导体存储器装置，其中，第二终结电阻器的连接操作是响应于从控制器提供的第二片内控制信号执行的。9.根据权利要求8所述的半导体存储器装置，其中，第一存储器裸片堆叠在控制器上并且由控制器来控制。10.根据权利要求8所述的半导体存储器装置，其中，第一存储器裸片与控制器设置在同一层处。11.一种半导体存储器装置，所述半导体存储器装置包括：第一存储器裸片，具有为了片内终结而构造的第一终结电阻器；以及第二存储器裸片，具有为了片内终结而构造的第二终结电阻器并形成在第一存储器裸片上，其中，第一存储器裸片和第二存储器裸片中的每个具有中心焊盘型并且基于多列结构而操作，其中，当访问第一存储器裸片时，第一终结电阻器连接到第一存储器裸片并且第二终结电阻器连接到第二存储器裸片，其中，当访问第二存储器裸片时，第二终结电阻器连接到第二存储器裸片并且第一终结电阻器连接到第一存储器裸片。12.根据权利要求11所述的半导体存储器装置，其中，第一存储器裸片和第二存储器裸片中的...

【专利技术属性】
技术研发人员：金京范，文贤锺，李稀裼，车承勇，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR