一种阵列基板、其驱动方法及相关装置制造方法及图纸

本发明专利技术公开了一种阵列基板、其驱动方法及相关装置，在双栅结构的基础上，以未在像素电极列间隙处设置数据线的两列像素电极为一像素电极组；在各像素电极组中设置多个第二开关晶体管，利用各第二开关晶体管对在每帧显示时间内极性不同的两个像素电极相互预充电。这样，在各像素电极通过第一开关晶体管进行充电之前，开启第二开关晶体管利用极性相反的两个像素电极进行相互电荷中和，以在各像素电极充电之前提升充电起点，从而缩短充电时间且节省功耗。本发明专利技术实施例提供的上述产品，在使用双栅结构降低成本的基础上，通过增加第二开关晶体管进行预充电实现了快速充电和提高刷新频率，且采用电荷共享的方式进行预充电可以降低逻辑功耗。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及一种阵列基板、其驱动方法、液晶显示面板、电致发光显示面板及显示装置。
技术介绍
在有源平面显示面板中，一般采用开关晶体管来控制像素电极的充放电，当开关晶体管打开时，像素电极在打开时间内充电，开关晶体管关断后，像素电极的电压降维持到下一次扫描时重新充电。目前，在阵列基板中一般采用双栅结构(Dule Gate)来将数据线(Data)的数目减半，这样可以将源极驱动芯片(Source IC)的管脚数量减半，从而降低成本。但双栅结构会带来像素电极充电不足的问题，因此限制了双栅结构的产品难以应用在高分辨率产品中。以刷新频率60Hz为例，当显示面板的分辨率为a×b时，对于普通(Normal)产品，每一帧的显示时间为1/60s，而一帧内有b行栅线，为了不引起信号串扰，数据线加载的单个像素信号脉宽应为1/60/b s；而对于双栅结构产品，每一帧内有2b行栅线，则数据线加载的单个像素信号脉宽应为1/60/2b s，即充电时间为Normal产品的一半。这样，在同样规格的产品中像素电极在充电时间减半的情况下充电率会发生大幅下降，甚至不能正常显示。因此，如何改善双栅结构产品的像素电极充电率，是本领域技术人员亟需解决的技术问题。
技术实现思路
有鉴于此，本专利技术实施例提供了一种阵列基板、其驱动方法、液晶显示面
板、电致发光显示面板及显示装置，用以解决现有的双栅结构像素电极充电率低的问题。因此，一方面，本专利技术实施例提供了一种阵列基板，包括：呈阵列排布的多个像素电极，多条栅线，多条数据线，与各所述像素电极一一对应且用于控制各所述像素电极充电的多个第一开关晶体管，以及用于所述像素电极预充电的多个第二开关晶体管；其中，以每相邻两列所述像素电极为一像素电极组，各所述像素电极组之间的列间隙处和全部所述像素电极组的最外左右两侧均设置有数据线，所述数据线通过所述第一开关晶体管分别与相邻所述像素电极连接；每行所述像素电极分别对应于两条所述栅线，在每行所述像素电极中分别位于所述数据线不同侧的两个所述像素电极分别通过所述第一开关晶体管与对应的不同所述栅线连接；在各所述像素电极组中，除了与首行扫描的所述栅线连接所述像素电极之外，在每帧显示时间内极性不同的每两个所述像素电极通过所述第二开关晶体管相互预充电。在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，每行所述像素电极被分为采用导线连接的上下两部分，在所述上下两部分之间设置与该行所述像素电极对应的一条所述栅线，在与该行所述像素电极相邻的行间隙处设置有与该行所述像素电极对应的另一条所述栅线。在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，每行所述像素电极被分为所占面积相同的上下两部分。在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，各所述第一开关晶体管的朝向一致；或者，每相邻两条所述栅线中，一条栅线连接的各所述第一开关晶体管的朝向与另一条栅线连接的各所述第一开关晶体管的朝向相反。在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，在每
行所述像素电极的行间隙处设置有两条与同一行所述像素电极对应的两条所述栅线。在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，各所述第二开关晶体管的控制端与该第二开关晶体管连接的两个所述像素电极中先扫描的上一行扫描的栅线连接。在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，在每帧显示时间内，同一数据线连接的两列所述像素电极中各所述像素电极的极性相同，相邻的两条数据线分别连接的像素电极的极性相反；在各所述像素电极组中，除了首行扫描的所述像素电极之外，其余各行所述像素电极中行相邻的两个所述像素电极通过所述第二开关晶体管相互预充电；或，除了与首行扫描的所述栅线连接的所述像素电极之外，每位于相邻行且不同列的极性不同的两个所述像素电极通过所述第二开关晶体管相互预充电。在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，在每帧显示时间内，同一行所述像素电极中各所述像素电极的极性相同，相邻行所述像素电极之间的极性相反；在各所述像素电极组中，除了与首行扫描的所述栅线连接的所述像素电极之外，每位于相邻行的极性不同的两个所述像素电极通过所述第二开关晶体管相互预充电。在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，在每帧显示时间内，每相邻的两个所述像素电极的极性相反；在各所述像素电极组中，除了首行扫描的所述像素电极之外，其余各行所述像素电极中行相邻的两个所述像素电极通过所述第二开关晶体管相互预充电；或，除了与首行扫描的所述栅线连接的所述像素电极之外，列相邻的两个所述像素电极通过所述第二开关晶体管相互预充电。在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，与所
述第二开关晶体管连接的所述栅线的线宽大于未与所述第二开关晶体管连接的所述栅线的线宽。另一方面，本专利技术实施例还提供了一种液晶显示面板，包括本专利技术实施例提供的上述阵列基板。另一方面，本专利技术实施例还提供了一种电致发光显示面板，包括本专利技术实施例提供的上述阵列基板。另一方面，本专利技术实施例还提供了一种显示装置，包括本专利技术实施例提供的上述液晶显示面板，或包括本专利技术实施例提供的上述电致发光显示面板。另一方面，本专利技术实施例还提供了一种上述阵列基板的驱动方法，包括：在每帧显示时间内，对同一数据线加载极性相同的信号，对相邻的两条数据线加载极性相反的信号；或，在每帧显示时间内，在对同一行像素电极充电时，对各数据线加载极性相同且与上一行像素电极充电时加载的信号极性相反的信号；或，在每帧显示时间内，在对同一行像素电极充电时，对各数据线加载与上一行像素电极充电时加载的信号极性相反的信号，且对相邻的两条数据线加载极性相反的信号。本专利技术实施例的有益效果包括：本专利技术实施例提供的一种阵列基板、其驱动方法、液晶显示面板、电致发光显示面板及显示装置，在双栅结构的基础上，以未在像素电极列间隙处设置数据线的两列像素电极为一像素电极组；在各像素电极组中设置多个第二开关晶体管，因此第二开关晶体管与数据线无交叠而不会引起串扰(Crosstalk)不良的问题；除了与首行扫描的栅线连接像素电极之外，利用各第二开关晶体管对在每帧显示时间内极性不同的两个像素电极相互预充电。这样，在各像素电极通过第一开关晶体管进行充电之前，开启第二开关晶体管利用极性相反的两个像素电极进行相互电荷中和，以在各像素电极充电之前提升充电起点，从而缩短充电时间且节省功耗。本专利技术实施例提供的上述产品，在使用双栅结构降
低成本的基础上，通过增加第二开关晶体管进行预充电实现了快速充电和提高刷新频率，且采用电荷共享的方式进行预充电可以降低逻辑功耗。附图说明图1a为本专利技术实施例提供的阵列基板的结构示意图之一；图1b为图1a的时序图；图2为本专利技术实施例提供的阵列基板采用传统双栅结构时的结构示意图；图3a为本专利技术实施例提供的阵列基板的电路局部布局俯视图；图3b为传统双栅结构的电路局部布局俯视图；图4a为本专利技术实施例提供的阵列基板的结构示意图之二；图4b为本专利技术实施例提供的阵列基板的结构示意图之三；图5a为本专利技术实施例提供的实例一的结构示意图；图5b为图5本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于，包括：呈阵列排布的多个像素电极，多条栅线，多条数据线，与各所述像素电极一一对应且用于控制各所述像素电极充电的多个第一开关晶体管，以及用于所述像素电极预充电的多个第二开关晶体管；其中，以每相邻两列所述像素电极为一像素电极组，各所述像素电极组之间的列间隙处和全部所述像素电极组的最外左右两侧均设置有数据线，所述数据线通过所述第一开关晶体管分别与相邻所述像素电极连接；每行所述像素电极分别对应于两条所述栅线，在每行所述像素电极中分别位于所述数据线不同侧的两个所述像素电极分别通过所述第一开关晶体管与对应的不同所述栅线连接；在各所述像素电极组中，除了与首行扫描的所述栅线连接所述像素电极之外，在每帧显示时间内极性不同的每两个所述像素电极通过所述第二开关晶体管相互预充电。

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：呈阵列排布的多个像素电极，多条栅线，多条数据线，与各所述像素电极一一对应且用于控制各所述像素电极充电的多个第一开关晶体管，以及用于所述像素电极预充电的多个第二开关晶体管；其中，以每相邻两列所述像素电极为一像素电极组，各所述像素电极组之间的列间隙处和全部所述像素电极组的最外左右两侧均设置有数据线，所述数据线通过所述第一开关晶体管分别与相邻所述像素电极连接；每行所述像素电极分别对应于两条所述栅线，在每行所述像素电极中分别位于所述数据线不同侧的两个所述像素电极分别通过所述第一开关晶体管与对应的不同所述栅线连接；在各所述像素电极组中，除了与首行扫描的所述栅线连接所述像素电极之外，在每帧显示时间内极性不同的每两个所述像素电极通过所述第二开关晶体管相互预充电。2.如权利要求1所述的阵列基板，其特征在于，每行所述像素电极被分为采用导线连接的上下两部分，在所述上下两部分之间设置与该行所述像素电极对应的一条所述栅线，在与该行所述像素电极相邻的行间隙处设置有与该行所述像素电极对应的另一条所述栅线。3.如权利要求2所述的阵列基板，其特征在于，每行所述像素电极被分为所占面积相同的上下两部分。4.如权利要求2所述的阵列基板，其特征在于，各所述第一开关晶体管的朝向一致；或者，每相邻两条所述栅线中，一条栅线连接的各所述第一开关晶体管的朝向与另一条栅线连接的各所述第一开关晶体管的朝向相反。5.如权利要求1所述的阵列基板，其特征在于，在每行所述像素电极的行间隙处设置有两条与同一行所述像素电极对应的两条所述栅线。6.如权利要求1所述的阵列基板，其特征在于，各所述第二开关晶体管
\t的控制端与该第二开关晶体管连接的两个所述像素电极中先扫描的上一行扫描的栅线连接。7.如权利要求1-6任一项所述的阵列基板，其特征在于，在每帧显示时间内，同一数据线连接的两列所述像素电极中各所述像素电极的极性相同，相邻的两条数据线分别连接的像素电极的极性相反；在各所述像素电极组中，除了首行扫描的所述像素电极之外，其...

【专利技术属性】
技术研发人员：许卓，汪锐，白雅杰，金在光，尚飞，邱海军，
申请(专利权)人：京东方科技集团股份有限公司，重庆京东方光电科技有限公司，
类型：发明
国别省市：北京;11