一种像素驱动电路及其驱动方法、阵列基板、显示装置制造方法及图纸

本发明专利技术提供了一种像素驱动电路及其驱动方法、阵列基板、显示装置，涉及显示技术领域，可在保证高分辨率的前提下，减少数据线和源信号驱动IC的数量，降低显示装置制作成本。其中，像素驱动电路包括：N个子像素驱动模块，每个子像素驱动模块包括充放电节点、以及分别与充放电节点相连的导通驱动单元、关断驱动单元、充放电单元和数据信号写入控制单元；所述电路还包括与导通驱动单元相连的控制信号输入端、与数据信号写入控制单元相连的数据信号输出端、与各数据信号写入控制单元和充放电单元相连的数据信号输入端以及接地端；关断驱动单元与除其所属子像素驱动模块外的其余各控制信号输入端相连。上述像素驱动电路用于降低显示装置的制作成本。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及一种像素驱动电路及其驱动方法、阵列基板、显示装置。
技术介绍
平板显示器，例如薄膜晶体管液晶显示器、有机电致发光显示器，具有重量轻、厚度薄以及低功耗等优点，广泛应用于电视、手机等电子产品中。以液晶显示器为例，如图1所示，液晶显示器通常包括阵列基板1、栅极驱动器2和数据驱动器3，其中，阵列基板1包括呈矩阵式排列的多个像素单元，每个像素单元包括红子像素(图中用R表示)、绿子像素(图中用G表示)和蓝子像素(图中用B表示)，每行子像素均对应地与一条栅极线(图中用Gate表示)相连，每列子像素均对应地与一条数据线(图中用Date表示)相连。栅极驱动器2将需要输入的时钟信号经移位寄存器进行转换，切换成开启/关断电压，顺次施加到阵列基板1的Gate线上，通过Gate线对各子像素进行逐行扫描。数据驱动器3将需要输入的显示信号及时钟信号定时顺序锁存，转换成模拟信号后输入到阵列基板1的Date线上，通过Date线向各子像素提供所需的显示信号。对于数据驱动器3及Date线，通常每一根Date线的端部均通过一源信号驱动IC(IntegratedCircuit，集成电路)与数据驱动器3相连，源信号驱动IC压合在阵列基板1上，该源信号驱动IC用于将数据驱动器3所提供的显示信号传输至Date线。随着对显示器所显示的画面的清晰度要求越来越高，显示器的分辨率也从FHD全高清提升至4K2K超高清，即阵列基板中所需的子像素个数也就越来越多，这就需要更多数量的数据线以及源信号驱动IC来实现画面的显示。由于源信号驱动IC的制作成本较高，因此源信号驱动IC数量的增加无疑会引起显示器制作成本的增加。
技术实现思路
本专利技术提供了一种像素驱动电路及其驱动方法、阵列基板、显示装置，可在保证高分辨率的前提下，减少数据线以及源信号驱动IC的数量，进而降低显示装置的制作成本。为达到上述目的，本专利技术采用如下技术方案：本专利技术的第一方面提供了一种像素驱动电路，所述像素驱动电路包括：N个子像素驱动模块，每个所述子像素驱动模块包括导通驱动单元、关断驱动单元、充放电单元、数据信号写入控制单元、充放电节点、控制信号输入端以及数据信号输出端；其中，所述导通驱动单元、所述关断驱动单元、所述充放电单元和所述数据信号写入控制单元均连接至所述充放电节点，所述导通驱动单元与所述控制信号输入端相连，所述数据信号写入控制单元与所述数据信号输出端相连，所述关断驱动单元与除其所属子像素驱动模块外的其余各子像素驱动模块的控制信号输入端相连；其中，N≥2；与各子像素驱动模块中的关断驱动单元相连的接地端；与各子像素驱动模块中的数据信号写入控制单元和充放电单元相连的数据信号输入端；其中，所述导通驱动单元用于在所述控制信号输入端所输出的控制信号的作用下打开所述数据信号写入控制单元，使所述数据信号输入端所提供的数据信号传输至所述数据信号输出端；所述关断驱动单元用于在所述控制信号的作用下关闭所述数据信号写入控制单元，禁止所述数据信号传输至所述数据信号输出端。在本专利技术的第一方面所提供的像素驱动电路中，由于每个子像素驱动模块中的导通驱动单元与控制信号输入端相连，关断驱动单元与除其所属子像素驱动模块外的其余各子像素驱动模块的控制信号输入端相连。因而，当某一控制信号输入端输入控制信号时，仅能驱动所属子像素驱动模块向对应的子像素输出数据信号，其余子像素驱动模块禁止输出数据信号。基于上述工作原理，数据信号输入端所提供的数据信号在不同时段内分别传输至不同子像素驱动模块中的数据信号输出端，因而就能实现向一个像素单元中每个子像素驱动模块对应的子像素输出数据信号。即一个像素单元中的全部的子像素仅需对应于一个数据信号输入端，即对应一根数据线。相对于现有的像素驱动电路中每一个子像素都需要对应一根数据线来说，采用本专利技术所提供的像素驱动电路，减少了N-1/N数量的数据线，同时也就减少了N-1/N数量的源信号驱动IC，进而降低了显示装置的制作成本。本专利技术的第二方面提供了一种像素驱动方法，所述像素驱动方法用于驱动本专利技术第一方面所述的像素驱动电路，所述像素驱动方法包括：一个驱动周期包括N个时段，在N个时段内分别利用所述像素驱动电路的N个子像素驱动模块对应的驱动各像素单元的N个子像素；在每个时段内，所要驱动的子像素对应的子像素驱动模块的控制信号输入端向该子像素驱动模块的导通驱动单元及其余子像素驱动模块的关断驱动单元输入控制信号，该子像素驱动模块的导通驱动单元打开，充放电模块充电，数据信号写入控制单元打开，数据信号输出端向所要驱动的子像素输出数据信号；与此同时，其余子像素驱动模块的关断驱动单元打开，充放电模块放电，数据信号写入控制单元关闭。本专利技术的第二方面所提供的驱动方法的有益效果与本专利技术的第一方面所提供的像素驱动电路的有益效果相同，此处不再赘述。本专利技术的第三方面提供了一种阵列基板，所述阵列基板包括本专利技术的第一方面所述的像素驱动电路。本专利技术的第三方面所提供的阵列基板的有益效果与本专利技术的第一方面所提供的像素驱动电路的有益效果相同，此处不再赘述。本专利技术的第四方面提供了一种显示装置，所述显示装置包括本专利技术的第三方面所述的阵列基板。本专利技术的第四方面所提供的显示装置的有益效果与本专利技术的第一方面所提供的像素驱动电路的有益效果相同，此处不再赘述。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。图1为现有技术中液晶显示器的结构示意图；图2为本专利技术实施例一所提供的像素驱动电路的结构示意图一；图3为本专利技术实施例一所提供的像素驱动电路的结构示意图二；图4为本专利技术实施例一所提供的像素驱动电路的结构示意图三；图5为本专利技术实施例二所提供的像素驱动方法对应的时序图。附图标记说明：1-阵列基板；2-栅极驱动器；3-数据驱动器；4-子像素驱动模块；41-导通驱动单元；42-关断驱动单元；421-关断驱动子单元；43-充放电单元；44-数据信号写入控制单元；In_x-控制信号输入端；Out_y-数据信号输出端；Gnd-接地端；Data-数据信号输入端。具体实施方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本专利技术保护的范围。需要说明的是，以下实施例结合的附图中所示出的像素驱动模块的具体数量仅仅为示意说明，并不构成对其实际数量的限定。实施例一如图2所示，本实施例提供了一种像素驱动电路，像素驱动电路包括N个子像素驱动模块4，N≥2。每个子像素驱动模块4包括导通驱动单元41、关断驱动单元42、充放电单元43、数据信号写入控制单元44、充放电节点、控制信号输入端(图中用In_x表示，x＝1～N)以及数据信号输出端(图中用Out_y表示，y＝1～N)。其中，导通驱动单元41、关断驱本文档来自技高网...

【技术保护点】
一种像素驱动电路，其特征在于，所述像素驱动电路包括：N个子像素驱动模块，每个所述子像素驱动模块包括导通驱动单元、关断驱动单元、充放电单元、数据信号写入控制单元、充放电节点、控制信号输入端以及数据信号输出端；其中，所述导通驱动单元、所述关断驱动单元、所述充放电单元和所述数据信号写入控制单元均连接至所述充放电节点，所述导通驱动单元与所述控制信号输入端相连，所述数据信号写入控制单元与所述数据信号输出端相连，所述关断驱动单元与除其所属子像素驱动模块外的其余各子像素驱动模块的控制信号输入端相连；其中，N≥2；与各子像素驱动模块中的关断驱动单元相连的接地端；与各子像素驱动模块中的数据信号写入控制单元和充放电单元相连的数据信号输入端；其中，所述导通驱动单元用于在所述控制信号输入端所输出的控制信号的作用下打开所述数据信号写入控制单元，使所述数据信号输入端所提供的数据信号传输至所述数据信号输出端；所述关断驱动单元用于在所述控制信号的作用下关闭所述数据信号写入控制单元，禁止所述数据信号传输至所述数据信号输出端。

【技术特征摘要】
1.一种像素驱动电路，其特征在于，所述像素驱动电路包括：N个子像素驱动模块，每个所述子像素驱动模块包括导通驱动单元、关断驱动单元、充放电单元、数据信号写入控制单元、充放电节点、控制信号输入端以及数据信号输出端；其中，所述导通驱动单元、所述关断驱动单元、所述充放电单元和所述数据信号写入控制单元均连接至所述充放电节点，所述导通驱动单元与所述控制信号输入端相连，所述数据信号写入控制单元与所述数据信号输出端相连，所述关断驱动单元与除其所属子像素驱动模块外的其余各子像素驱动模块的控制信号输入端相连；其中，N≥2；与各子像素驱动模块中的关断驱动单元相连的接地端；与各子像素驱动模块中的数据信号写入控制单元和充放电单元相连的数据信号输入端；其中，所述导通驱动单元用于在所述控制信号输入端所输出的控制信号的作用下打开所述数据信号写入控制单元，使所述数据信号输入端所提供的数据信号传输至所述数据信号输出端；所述关断驱动单元用于在所述控制信号的作用下关闭所述数据信号写入控制单元，禁止所述数据信号传输至所述数据信号输出端。2.根据权利要求1所述的像素驱动电路，其特征在于，所述数据信号写入控制单元包括第一薄膜晶体管，所述第一薄膜晶体管的栅极与所述充放电节点相连，所述第一薄膜晶体管的源极与所述数据信号输入端相连，所述第一薄膜晶体管的漏极与所述数据信号输出端相连。3.根据权利要求1所述的像素驱动电路，其特征在于，所述导通驱动单元包括第二薄膜晶体管，所述第二薄膜晶体管的栅极和源极与所述控制信号输入端相连，所述第二薄膜晶体管的栅极和源极还与除其所属子像素驱动模块外的其余各子像素驱动模块的控制信号输入端相连，所述第二薄膜晶体管的漏极与所述充放电节点相连。4.根据权利要求1所述的像素驱动电路，其特征在于，所述关断驱动单元包括：N-1个关断驱动子单元，各关断驱动子单元一一对应地与除其所属子像素驱动模块外的其余...

【专利技术属性】
技术研发人员：陈鹏，
申请(专利权)人：合肥鑫晟光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：安徽;34