对存储器控制器进行读训练制造技术

提供了一种用于设备和计算机可读存储介质，用于：对存储器模块编程以启动训练方式，在所述训练方式中存储器模块在总线接口的边带通路上传输连续的比特模式；通过总线接口接收比特模式；从所接收的比特模式中确定比特模式中的值变换从而在所确定的值变换之间确定数据眼；以及确定一设置以控制相位插值器产生用于在所确定的数据眼内采样数据的插值信号。

【技术实现步骤摘要】
【国外来华专利技术】
在此描述的实施例一般地涉及存储器系统，在所述存储器系统中存储器控制器通过单个通道或总线与多个存储器模块进行通信，所述存储器模块具有与耦合到该通道和存储器控制器的插槽兼容的引脚布局。
技术介绍
存储器控制器管理处理器与一个或多个存储器模块之间在接口或总线上的数据流。存储器控制器包含对存储器模块进行读写以及对存储在DRAM中的数据进行刷新所需的逻辑。其实现为单个芯片。存储器控制器支持耦合到通道的多个存储器模块所使用的协议，例如电子器件工程联合委员会(JEDEC)第三代双倍数据速率(DDR3)同步动态随机存取存储器(SDRAM)协议。在对存储器使用接口之前，存储器控制器必须通过调整存储器控制器将激活以从存储器模块采样读数据的定时，来配置存储器模块的操作。单个对齐设备，例如相位插值器，被存储器控制器控制以产生时钟相位信息，并响应于相位控制信号和具有不同确定相位的参考信号来对齐数据采样信号以在读数据将被发送的中心处或数据眼采样读数据中心。附图说明实施例通过举例的方式并参考附图进行说明，附图并非按比例绘制，其中相似的参考数字指代相似的元件。图1示出了具有存储器系统的系统的实施例。图2示出了存储器模块的实施例。图3示出了存储器控制器和存储器模块之间的总线接口的实施例。图4是执行细读训练来调整相位插值器以产生采样信号的操作的实施例。图5示出了执行粗读训练来确定读数据被接收时的读偏移量的操作的实施例。图6示出了在正常读操作期间执行相位插值器训练的操作的实施例。具体实施方式通过存储器接口，存储器模块将选通信号连同数据信号发送到存储器控制器，在那里存储器控制器处理选通信号以确定何时开启接收器并读取数据。然后存储器控制器可使用其他过程来确定在何处采样读数据以读取，例如使用相位插值器。所描述的实施例提供技术以执行细读训练，后面跟随粗读训练，然后是高级读训练，从而在正常读操作期间调整相位插值器。所描述的实施例为存储器模块提供边带信号通路以返回存储器控制器用来调整相位插值器的信号。并且，存储器控制器提供存储器模块信号模式(pattern)，存储器模块通过总线上与数据和命令总线线路分离的边带信号通路返回该存储器模块信号模式，供存储器控制器用于确定何时开启接收器以对返回的读数据进行采样的读偏移量定时。在下面的描述中，为了提供对本专利技术更透彻的理解，阐述了大量特定细节，例如逻辑实现、操作码、指定操作数的装置、资源分割/共享/复制实现、系统组件的类型和相互关系以及逻辑划分/整合选择。然而，本领域技术人员应当理解，可以不用这些特定细节实施本专利技术。在其他实例中，为了避免混淆本专利技术，没有详细地示出控制结构、门级电路和全套软件指令序列。根据所包含的说明，无需过度实验，本领域技术人员将能够实现适当的功能。说明中的指代“一个实施例”、“实施例”、“示例实施例”等，表示所描述的实施例可以包括特别的特征、结构或特性，但是每个实施例可不必定包括该特别的特征、结构或特性。并且，这样的短语并不必定指代相同的实施例。在下面的说明书和权利要求书中，可能用到术语“耦合”和“连接”以及它们的衍生词。应当理解，这些术语并非作为彼此的同义词。“耦合”用于表示可能或可能不彼此直接物理或电性接触的两个或多个元件，彼此协作或交互。“连接”用于表示在两个或多个彼此耦合的元件之间建立通信。某些实施例涉及存储器设备电子组件。实施例包括设备和形成电子组件的方法。图1示出了计算系统100的实施例，计算系统100包括典型地安装在母板上的一个或多个处理器102、存储器控制器104和多个存储器模块200a、200b。处理器102可包括中央处理单元、多核处理器。存储器控制器104，响应于来自处理器102的存储器存取请求，经由总线108与多个存储器模块200a、200b通信，总线108也称之为通道、总线接口等，其中存储器模块200a、200b二者分别地和独立地连接到相同的总线108。存储器控制器104可包括控制器逻辑110，控制器逻辑110包含：被执行以实现操作的代码或逻辑；相位插值器112，用于接收输入定时信号并产生与所接收的读数据信号的数据眼对齐的插值采样信号；线性反馈移位寄存器(LFSR)114，用于产生在粗和高级读训练阶段使用的随机读标识符；以及训练寄存器116，用于存储训练操作期间使用的值。在图1的实施例中，存储器模块200a、200b安装在系统100母板上的插槽或存储器插座中。存储器模块200a、200b可包括相同或不同类型的存储器模块，这些存储器模块具有和母板上的存储器插槽中的引脚排列兼容的引脚排列。并且，存储器模块可支持相同或不同的存储器协议，例如第四代双倍数据速率(DDR4)协议和其他协议。尽管仅示出了两个存储器模块200a、200b，可以有多个存储器模块。存储器模块200a、200b中的每个分别在存储器模块200a、200b的一边或两边包括存储器芯片202a、204a、206a、208a和202b、204b、206b、208b以存储数据。位于存储器模块包装200a、200b一边或两边上的存储器芯片，例如DRAM芯片，包括存储正在被处理器102使用的数据的存储元件。每个存储器模块200a、200b可包括存储器模块控制器210a、210b用于与存储器控制器104协调存储器管理和存取操作。存储器控制器104包括逻辑，例如逻辑110，用于关于连接到总线108的存储器模块200a、200b管理读训练操作、读写操作和存储器管理操作，并将处理器2接口到存储器模块200a、200b。存储器控制器104和/或存储器模块200a、200b可以与处理器102集成，或者如图1所示在系统100母板上与处理器102分离的逻辑中实现。系统100母板可包括与不同类型的存储器芯片兼容的存储器插座，以允许支持不同类型的存储器设备的不同类型的存储器模块200a、200b，所述不同类型的存储器设备支持不同的存储器协议，只要不同类型的存储器模块200a、200b与存储器插座中的引脚架构兼容。在一个实施例中，存储器模块200a、200b可包括相同或不同类型的双倍数据速率同步动态随机存取存储器(DDRSDRAM)存储器模块，例如LPDDR，双列直插式存储器模块(DIMM)，例如无缓冲DIMM(UDIMM)、低负载双列直插式存储器模块(LRDIMM)、小本文档来自技高网...

【技术保护点】
一种设备，包括：到至少一个存储器模块的总线接口；存储器控制器逻辑，当操作时执行操作，所述操作包括：对所述存储器模块编程以启动训练方式，其中在所述训练方式中所述存储器模块在所述总线接口的边带通路上传输连续的比特模式；通过所述总线接口接收所述比特模式；从所接收的比特模式中确定所述比特模式中的值变换从而确定在所确定的值变换之间的数据眼；以及确定用于控制相位插值器的设置以产生用于在所确定的数据眼内采样数据的插值信号。

【技术特征摘要】
【国外来华专利技术】2013.09.27 US 14/0405481.一种设备，包括：
到至少一个存储器模块的总线接口；
存储器控制器逻辑，当操作时执行操作，所述操作包括：
对所述存储器模块编程以启动训练方式，其中在所述训练方式
中所述存储器模块在所述总线接口的边带通路上传输连续的比特模式；
通过所述总线接口接收所述比特模式；
从所接收的比特模式中确定所述比特模式中的值变换从而确
定在所确定的值变换之间的数据眼；以及
确定用于控制相位插值器的设置以产生用于在所确定的数据
眼内采样数据的插值信号。
2.权利要求1所述的设备，其中所述操作进一步包括：
对所述存储器模块编程以响应于确定所述数据眼和用于控制所述相
位插值器的设置以终止所述训练方式以及发送所述比特模式。
3.权利要求1所述的设备，其中从接收的时钟比特模式中确定所述
变换包括：
将来自所述比特模式的读取值存储在寄存器中；以及
确定来自后续传输的比特模式的后续读取值是否与所述寄存器中的
读取值匹配，其中所述数据眼确定为与存储在所述寄存器中的值匹配的
两个读取值的边沿之间。
4.权利要求1所述的设备，其中所述比特模式包括在用于读标识符
信号的所述总线接口的所述边带通路上的第一连续比特模式，以及所述
边带通路上的第二连续比特模式，其中第一和第二连续比特模式具有相
反的值。
5.权利要求4所述的设备，其中所述第一连续比特模式在第一读标
识符信号线上发送并且包括连续的1010模式，以及第二连续模式在第二
读标识符信号线上发送并且包括连续的0101模式。
6.权利要求5所述的设备，其中第一和第二连续模式在每个时钟间
隔在0和1之间交替从而创建周期是总线接口上时钟间隔周期两倍的时
钟模式。
7.权利要求1所述的设备，其中所述总线接口包括传输命令的命令
线、传输数据的数据线以及读标识符信号线，其中以低于时钟频率的命
令频率在读标识符信号线上传输所述比特模式。
8.权利要求1所述的设备，其中所述操作进一步包括：
响应于确定用于控制相位插值器的设置，将读命令连同读标识符发
送到所述存储器模块；
从所述存储器模块接收包括返回的读标识符的读数据；以及
响应于确定返回的读标识符与连同读命令一并发送的读标识符匹配
而确定读偏移量，其中所述读偏移量用于确定何时开始使用所确定的相
位插值器的设置在数据眼中采样读数据。
9.一种设备，包括：
到至少一个存储器模块的总线接口；
存储器控制器逻辑，当操作时执行粗读训练操作，所述操作包括：
向所述存储器模块发送读命令和读标识符；
通过所述总线接口从所述存储器模块接收读数据和所接收的读
标识符；以及
响应于确定所接收的来自所述存储器模块的读标识符包括连同
所述读命令一并发送的读标识符而确定读偏移量，其中所述读偏移量用
于确定何时开始在所接收的读数据的数据眼中采样数据。
10.权利要求9所述的设备，其中所述操作进一步包括：...

【专利技术属性】
技术研发人员：T·G·莫里斯，J·C·贾斯珀，A·J·富尔斯捷，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US