改善MOS器件性能的方法及MOS器件结构技术

本发明专利技术涉及半导体制造技术领域，尤其涉及一种改善MOS器件性能的方法及MOS器件结构，通过金属硅化工艺形成延伸至栅极侧墙下方的金属硅化物层，进而缩小金属硅化物层与栅极之间的距离，以达到降低器件沟道表面电阻的目的，而通过在源极区的衬底中嵌入设置金属层，或形成全金属硅化的源极区和漏极区，则能进一步的降低器件的漏极感应势垒降低效应(DIBL)以及短沟道效应(SCE)，进而提高MOS器件的性能及良率。

【技术实现步骤摘要】
改善MOS器件性能的方法及MOS器件结构
本专利技术涉及半导体制造
，尤其涉及一种改善MOS器件性能的方法及MOS器件结构。
技术介绍
随着半导体器件尺寸不断缩小，在制造晶体管时，获得足够有效长度的沟道的难度越来越大，而沟道长度过短会造成器件严重的短沟道效应(shortchanneleffects，简称SCE)；由于超浅结工艺(shallowandabruptjunctions，简称USJ)能够有效的改善核心器的短沟道效应，其被广泛的应用于MOS器件的制备工艺中。但是，随着器件尺寸越来越小，采用超浅结工艺制备MOS器件时，权衡器件性能与控制SCE之间的难度越来越大(thetradeoffofperformanceandshortchanneleffectscontrolbecomeabigchallengeissuemoreandmore)；目前，主要是通过诸如预非晶化注入工艺(Pre-AmorphousImplantation，简称PAI)、共同离子注入工艺(Co-implant)、应力层(stress)等工艺，对轻掺杂工艺(Lowdopeddrain，简称LDD)及袋装注入工艺(Pocketimplantation/halodoping)进行优化，以提高器件的性能。例如，在制备MOS器件时，一般是先对制备有对栅堆叠结构的MOS结构进行轻掺杂工艺(LDD)、口袋注入(HaloIMP或PocketIMP)及快速热退火工艺(RTP)后，再进行源/漏离子注入工艺(S/Dimplant)及快速热退火工艺(RTP)，并对源/漏区进行金属硅化工艺(silicideprocess)；但是采用现有技术制备的MOS器件结构，其表面电阻较大，进而使得漏极感应势垒降低效应(Draininductionbarrierlower，简称DIBL)以及短沟道效应(SCE)增强，从而影响最终制备MOS器件的性能。
技术实现思路
针对上述技术问题，本申请提供了一种改善MOS器件性能的方法，可应用于22nm及其以下技术节点工艺中，所述方法包括：提供一半导体衬底，并于所述半导体衬底之上制备包括有侧墙的栅堆叠结构，且所述侧墙具有第一厚度；于轻掺杂工艺后，对所述侧墙进行增宽操作，以将所述侧墙的厚度增加至第二厚度；进行第一金属硅化工艺，以形成延伸至所述侧墙下方的第一金属硅化物区；继续源/漏区制备工艺。上述的改善MOS器件性能的方法，其中，所述方法还包括：于所述轻掺杂工艺后，先进行第一袋状注入工艺及快速热退火工艺，以于所述半导体衬底临近所述栅堆叠结构的区域中形成轻掺杂区后，再对所述侧墙进行所述增宽操作。上述的改善MOS器件性能的方法，其中，采用镍或铂，在250℃～450℃的温度条件下，进行所述第一金属硅化工艺。上述的改善MOS器件性能的方法，其中，所述半导体衬底为硅衬底或绝缘体上硅。上述的改善MOS器件性能的方法，其中，所述硅衬底的晶向为<110>或<100>。上述的改善MOS器件性能的方法，其中，当所述半导体衬底为硅衬底时，所述源/漏区制备工艺包括：于所述硅衬底临近所述栅极堆叠结构的区域中进行源/漏离子注入，以形成源区和漏区；对所述源区和所述漏区进行第二金属硅化工艺后，制备通孔刻蚀停止层；刻蚀位于所述源区上的所述通孔刻蚀停止层及位于所述源区中的所述硅衬底，保留位于所述侧墙下方的第一金属硅化物区，形成源区凹槽；制备金属层充满所述源区凹槽。上述的改善MOS器件性能的方法，其中，采用各向同性的刻蚀工艺刻蚀位于所述源区中的所述硅衬底。上述的改善MOS器件性能的方法，其中，采用镍或铂，在250℃～450℃的温度条件下，进行所述第二金属硅化工艺。上述的改善MOS器件性能的方法，其中，当所述半导体衬底为绝缘体上硅时，所述源/漏区制备工艺包括：刻蚀所述绝缘体上硅，保留位于所述侧墙下方的所述第一金属硅化物区，以于所述绝缘体上硅临近所述栅堆叠结构的区域中形成源极区凹槽和漏极区凹槽；制备外延层充满所述源极区凹槽和所述漏极区凹槽，以形成源极区和漏极区；对所述外延层进行第三金属硅化工艺，以将位于所述源极区及所述漏极区中的外延层转化为第三金属硅化物区。上述的改善MOS器件性能的方法，其中，采用镍或铂，在250℃～450℃的温度条件下，进行所述第三金属硅化工艺。上述的改善MOS器件性能的方法，其中，所述外延层的厚度为10nm～80nm。上述的改善MOS器件性能的方法，其中，所述方法还包括：制备所述外延层后，对所述外延层进行第二袋状注入工艺，以形成所述源极区和所述漏极区。上述的改善MOS器件性能的方法，其中，所述第二袋状注入工艺的离子注入剂量为5e12/cm2～2e13/cm2。本申请还记载了一种MOS器件结构，其中，所述MOS器件结构包括：半导体衬底，形成有轻掺杂区；栅堆叠结构，设置于所述半导体衬底之上，包括侧墙；其中，在所述轻掺杂区中，位于所述侧墙下方的所述半导体衬底中形成有金属硅化物区。上述的MOS器件结构，其中，所述半导体衬底为硅衬底或绝缘体上硅。上述的MOS器件结构，其中，所述硅衬底的晶向为<110>或<100>。上述的MOS器件结构，其中，所述半导体衬底中还设置有源极区和漏极区。上述的MOS器件结构，其中，当所述半导体衬底为硅衬底时，所述源极区中设置有金属层。上述的MOS器件结构，其中，当所述半导体衬底为绝缘体上硅时，所述源极区和所述漏极区的材质均为金属硅化物。综上所述，由于采用了上述技术方案，本申请提出的一种改善MOS器件性能的方法及MOS器件结构，通过金属硅化工艺形成延伸至栅极侧墙下方的金属硅化物区，进而缩小金属硅化物区与栅极之间的距离，以达到降低器件沟道表面电阻的目的，而通过在源极区的衬底中嵌入设置金属层，或形成全金属硅化的源极区和漏极区，则能进一步的降低器件的漏极感应势垒降低效应(DIBL)以及短沟道效应(SCE)，进而提高MOS器件的性能及良率。附图说明图1～10是本申请实施例一改善MOS器件性能的方法的流程结构示意图；图11～16是本申请实施例二改善MOS器件性能的方法的流程结构示意图；图17是本申请实施例三MOS器件结构的结构示意图；图18是本申请实施例四MOS器件结构的结构示意图。具体实施方式本申请一种改善MOS器件性能的方法，可应用于22nm及其以下技术节点，基于硅或绝缘体上硅(SiliconOnInsulator，简称SOI)等衬底上制备MOS器件(如PMOS器件、NMOS器件等)的工艺中。下面结合附图对本专利技术的具体实施方式作进一步的说明:实施例一图1～10是本申请实施例一改善MOS器件性能的方法的流程结构示意图；如图1～10所本文档来自技高网...

【技术保护点】
一种改善MOS器件性能的方法，其特征在于，所述方法包括：提供一半导体衬底，并于所述半导体衬底之上制备包括有侧墙的栅堆叠结构，且所述侧墙具有第一厚度；于轻掺杂工艺后，对所述侧墙进行增宽操作，以将所述侧墙的厚度增加至第二厚度；进行第一金属硅化工艺，以形成延伸至所述侧墙下方的第一金属硅化物区；继续源/漏区制备工艺。

【技术特征摘要】
1.一种改善MOS器件性能的方法，其特征在于，所述方法包括以下步骤：
步骤S1、提供一半导体衬底，并于所述半导体衬底之上制备栅堆叠结构，所述栅堆叠结构包括栅氧化层、位于栅氧化层上的栅极以及覆盖栅氧化层和栅极的侧壁的侧墙，且所述侧墙具有第一厚度；
步骤S2、进行轻掺杂工艺，以在栅堆叠结构两侧的半导体衬底中分别形成轻掺杂区，所述轻掺杂区还延伸至栅极底部的部分区域；进行所述轻掺杂工艺之后，对所述侧墙进行增宽操作，所述增宽操作包括：在所述侧墙的侧壁表面形成侧墙薄膜，所述侧墙和侧墙薄膜的总厚度为第二厚度，第二厚度大于第一厚度；
步骤S3、进行所述增宽操作之后，进行第一金属硅化工艺，在所述轻掺杂区中形成第一金属硅化物区，第一金属硅化物区延伸至所述侧墙和侧墙薄膜的下方，且第一金属硅化物区与位于栅极下方的沟道区之间被部分轻掺杂区隔离；
步骤S4、形成第一金属硅化物区之后，继续源/漏区制备工艺。


2.根据权利要求1所述的改善MOS器件性能的方法，其特征在于，所述方法还包括：
于所述轻掺杂工艺后，先进行第一袋状注入工艺及快速热退火工艺，以于所述半导体衬底临近所述栅堆叠结构的区域中形成轻掺杂区后，再对所述侧墙进行所述增宽操作。


3.根据权利要求1所述的改善MOS器件性能的方法，其特征在于，采用镍或铂，在250℃～450℃的温度条件下，进行所述第一金属硅化工艺。


4.根据权利要求1所述的改善MOS器件性能的方法，其特征在于，所述半导体衬底为硅衬底或绝缘体上硅。


5.根据权利要求4所述的改善MOS器件性能的方法，其特征在于，所述硅衬底的晶向为<110>或<100>。


6.根据权利要求4所述的改善MOS器件性能的方法，其特征在于，当所述半导体衬底为硅衬底时，所述源/漏区制备工艺包括：
进行源/漏离子注入，在所述栅极、侧墙和侧墙薄膜两侧的半导体衬底中分别形成源极区和漏极区；
进行第二金属硅化工艺，分别在源极区和漏极区的顶部区域形成被源极区和漏极区包围的第二金属硅化物层；
进行第二金属硅化工艺后，制备通孔刻蚀停止层；
刻蚀位于所述源极区上的所述通孔刻蚀停止层及位于所述源极区中的所述硅衬底，保留位于所述侧墙和侧墙薄膜下方的第一金属硅化物区，在所述栅极、侧墙和侧墙薄膜一侧的源极区中和通孔刻蚀停止层中形成源区凹槽；
制备金属层充满所述源区凹槽。


7.根据权利要求6所述的改善MOS器件性能的方法，其特征在于，采用各向同性的刻蚀工艺刻蚀位于所述源区中的所述硅衬底。


8.根据权利要求6所述的改善MOS器件性能的方法，其特征在于，采用镍或铂，在250℃～450℃的温度条件下，进行所述第二金属硅化工艺。


9.根据权利要求4所述的...

【专利技术属性】
技术研发人员：赵猛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31