厚膜混合电路结构及制造方法技术

一种厚膜混合电路结构，包括第一厚膜基板、第二厚膜基板、芯片及封胶体。所述第二厚膜基板堆叠于所述第一厚膜基板之上并与所述第一厚膜基板电性连接。所述第二厚膜基板设有镂空区，所述芯片通过所述封胶体固封于所述第二厚膜基板之镂空区内并与所述第一厚膜基板电性连接。本发明专利技术提供的厚膜混合电路结构可有效避免两层厚膜电路之间短路的形成，且使各层电路之间的信号互不干扰，提高信号的质量。本发明专利技术还揭示一种厚膜混合电路结构制造方法，制程简单，制造成本低。

【技术实现步骤摘要】

本专利技术涉及一种。
技术介绍
现有技术中，一般的厚膜混合电路结构通常是在基板上印刷第一层导体，在第一层导体上印刷绝缘介质油墨，在绝缘介质油墨上印刷第二层导体。所述厚膜混合电路结构通过绝缘介质油墨实现空间布线，由于绝缘介质油墨需全面覆盖所述第一层导体，大面积印刷绝缘介质油墨容易使绝缘介质油墨产生空洞，从而容易导致两层导体之间形成短路。同时绝缘介质油墨在两层导体之间形成分布电容，影响信号质量。
技术实现思路
有鉴于此，需提供一种，能有效地避免多层电路之间形成短路，同时能提高各层电路之间的信号质量。本专利技术一【具体实施方式】提供的厚膜混合电路结构包括第一厚膜基板、第二厚膜基板、芯片及封胶体。所述第二厚膜基板堆叠于所述第一厚膜基板之上并与所述第一厚膜基板电性连接。所述第二厚膜基板设有镂空区，所述芯片固封于所述第二厚膜基板之镂空区内并与所述第一厚膜基板电性连接。优选地，所述第一厚膜基板包括第一陶瓷基板、设于所述第一陶瓷基板上的第一电路及与所述第一电路电性连接的第一焊垫、第二焊垫，所述第二厚膜基板包括第二陶瓷基板、设于所述第二陶瓷基板上的第二电路及与所述第二电路电性连接的贯孔，所述芯片与所述第一厚膜基板之第一焊垫电性连接，所述第一厚膜基板之第二焊垫与所述第二厚膜基板之贯孔电性连接。优选地，所述第一厚膜基板包括第三焊垫，所述第三连接焊垫暴露于所述第二厚膜基板之外用于与外部电路实现电性连接。优选地，所述第一厚膜基板之第二焊垫与所述第二厚膜基板之贯孔通过导电材料电性连接。优选地，所述导电材料为导电油墨或锡膏。本专利技术一【具体实施方式】提供的厚膜混合电路结构制造方法包括:印刷电路及焊垫，在第一陶瓷基板上印刷第一电路、第一焊垫及第二焊垫以形成第一厚膜基板，在第二陶瓷基板上印刷第二电路以形成第二厚膜基板；在第二厚膜基板上制作贯孔及镂空区，并在所述贯孔内设置填充材料；在所述第一厚膜基板之第二焊垫上印刷导电材料；将所述第二厚膜基板堆叠于所述第一厚膜基板之上并使所述第一厚膜基板之第二焊垫与所述第二厚膜基板之贯孔电性连接；将所述第一厚膜基板及所述第二厚膜基板固定结合；及将芯片固封于所述第二厚膜基板之镂空区内并与所述第一厚膜基板电性连接。优选地，所述导电材料为锡膏。优选地，所述第一厚膜基板及所述第二厚膜基板通过回焊的方式固定结合。优选地，所述导电材料为导电油墨。优选地，所述第一厚膜基板及所述第二厚膜基板通过烧结的方式固定结合。本专利技术提供的厚膜混合电路结构将第一厚膜基板及第二厚膜基板呈堆叠式设置，并通过导电材料实现第一厚膜基板及第二厚膜基板之间的电性连接，可有效避免两层厚膜电路之间短路的形成，且可使各层电路之间的信号互不干扰，提高信号的质量。同时，所述厚膜混合电路结构在第二厚膜基板上设置镂空区，并将芯片固封于镂空区，可有效缩小厚膜混合电路结构的整体高度，从而减小产品的体积。本专利技术的厚膜混合电路结构制造方法，制程简单，可有效降低产品的成本。【附图说明】图1所示为本专利技术一【具体实施方式】的厚膜混合电路结构示意图。图2所示为图1之爆炸示意图，其中封胶体没有示意出来。图3所示为制造本专利技术之厚膜混合电路的一【具体实施方式】的流程图。图4所示为在第一陶瓷基板上印刷电路的示意图。图5所示为在第二陶瓷基板上印刷电路及焊垫的示意图。图6所示为在第二厚膜基板设置镂空区及贯孔的示意图。图7所示为在第一厚膜基板上印刷导电材料的示意图。图8所示为将第一厚膜基板与第二厚膜基板对位、压合之示意图。`主要元件符号说明厚膜混合电路结构100第一厚膜基板 10第一电路11第一焊垫12第二焊垫13第三焊垫14第一陶瓷基板15第二厚膜基板20第二电路21贯孔22镂空区23第二陶瓷基板 24芯片30电性接脚31导电材料40封胶体50如下【具体实施方式】将结合上述附图进一步说明本专利技术。【具体实施方式】请同时参照图1及图2，本专利技术之厚膜混合电路结构100包括第一厚膜基板10、第二厚膜基板20、芯片30及封胶体50。第二厚膜基板20堆叠于第一厚膜基板10之上并与第一厚膜基板10电性连接。第二厚膜基板20设有镂空区23，芯片30通过封胶体50固封于所述镂空区23内并与第一厚膜基板10电性连接。第一厚膜基板10包括第一陶瓷基板15及设于第一陶瓷基板15上的第一电路11、多个第一焊垫12、多个第二焊垫13及设于所述第一陶瓷基板15之两端的多个第三焊垫14。每一个第二焊垫13上均覆盖导电材料40。本实施方式中，导电材料40为导电油墨。在本专利技术的其它实施方式中，导电材料40为锡膏。第二厚膜基板20包括第二陶瓷基板24、设于第二陶瓷基板24上的第二电路21及与所述第二电路21电性连接的多个贯孔22。所述多个贯孔22内设有填充材料。第二陶瓷基板24设有镂空区23。当第二厚膜基板20堆叠于第一厚膜基板10之上时，所述第一厚膜基板10之多个第二焊垫13分别与所述第二厚膜基板20之多个贯孔22分别对位重合，并通过覆盖在所述多个第二焊垫13上的导电材料40实现第一厚膜基板10与第二厚膜基板20之间的电性连接。所述第一厚膜基板10之多个第一焊垫12被包围于所述第二厚膜基板20之镂空区23之内。芯片30通过封胶体50固封于第二厚膜基板20之镂空区23之内，芯片30之底部的多个电性接脚31分别与第一厚膜基板10之第一焊垫12接触以实现芯片30与第一厚膜基板10之间的电性连接。所述多个第三焊垫14暴露于所述第二厚膜基板20之外用于与外部电路实现电性连接。本实施方式中，与外部连接的第三焊垫14是设于第一陶瓷基板15之上。在本专利技术的其它实施方式中，第三焊垫14也可以根据实际的需求设于第二陶瓷基板24之上。本专利技术提供的厚膜混合电路结构100将第一厚膜基板10及第二厚膜基板20呈堆叠式设置，并通过导电材料40实现第一厚膜基板10及第二厚膜基板20之间的电性连接，可有效避免两层厚膜电路之间短路的形成，且可使各层电路之间的信号互不干扰，提高信号的质量。同时，所述厚膜混合电路结构100在第二厚膜基板20上设置镂空区23，并将芯片30固封于镂空区23内，可有效缩小厚膜混合电路结构100的整体高度，从而减小产品的体积。图3所示为本专利技术之厚膜混合电路结构100制造方法的一【具体实施方式】的流程图。所述厚膜混合电路结构100制造方法，包括如下步骤。在步骤S210，分别在第一陶瓷基板15及第二陶瓷基板24上印刷电路及焊垫。此步骤包括在第一陶瓷基板15上采用厚膜工艺印刷第一电路11、多个第一焊垫12、多个第二焊垫13及多个第三焊垫14以形成第一厚膜基板10，在第二陶瓷基板24上采用厚膜工艺印刷第二电路21以形成第二厚膜基板20，请参照图4及图5。本实施方式中，与外部电性连接的第三焊垫14是印刷在第一陶瓷基板15上，在本专利技术的其它实施方式中，也可以根据实际的需求将第三焊垫14印刷在第二陶瓷基板24上。在步骤S220，在第二厚膜基板20上制造镂空区23及多个贯孔22，并在所述贯孔22内设置填充材料，如图6所示。所述镂空区23及贯孔22可采用机械钻孔、镭射钻孔或蚀刻的方式完成。在步骤S230，在第一厚膜基板10之第二焊垫13上印刷导电材料40，请参照图7。所述导电材料40的设置用于实现第一厚膜基板10及第二厚膜基板20之间的固本文档来自技高网...

【技术保护点】
一种厚膜混合电路结构，包括第一厚膜基板、第二厚膜基板、芯片及封胶体，其特征在于，所述第二厚膜基板堆叠于所述第一厚膜基板之上并与所述第一厚膜基板电性连接，所述第二厚膜基板设有镂空区，所述芯片通过所述封胶体固封于所述第二厚膜基板之镂空区内并与所述第一厚膜基板电性连接。

【技术特征摘要】
1.一种厚膜混合电路结构，包括第一厚膜基板、第二厚膜基板、芯片及封胶体，其特征在于，所述第二厚膜基板堆叠于所述第一厚膜基板之上并与所述第一厚膜基板电性连接，所述第二厚膜基板设有镂空区，所述芯片通过所述封胶体固封于所述第二厚膜基板之镂空区内并与所述第一厚膜基板电性连接。2.如权利要求1所述的厚膜混合电路结构，其特征在于，所述第一厚膜基板包括第一陶瓷基板、设于所述第一陶瓷基板上的第一电路及与所述第一电路电性连接的第一焊垫、第二焊垫，所述第二厚膜基板包括第二陶瓷基板、设于所述第二陶瓷基板上的第二电路及与所述第二电路电性连接的贯孔，所述芯片与所述第一厚膜基板之第一焊垫电性连接，所述第一厚膜基板之第二焊垫与所述第二厚膜基板之贯孔电性连接。3.如权利要求2所述的厚膜混合电路结构，其特征在于，所述第一厚膜基板包括第三焊垫，所述第三连接焊垫暴露于所述第二厚膜基板之外用于与外部电路实现电性连接。4.如权利要求2所述的厚膜混合电路结构，其特征在于，所述第一厚膜基板之第二焊垫与所述第二厚膜基板之贯孔通过导电材料电性连接。5.如权利要求4所述的厚膜混合电路结构，其特征在于，所...

【专利技术属性】
技术研发人员：黄洪光，李顺隆，
申请(专利权)人：国碁电子中山有限公司，
类型：发明
国别省市：广东;44