一种像素阵列结构及其制作方法、阵列基板和显示装置制造方法及图纸

本发明专利技术公开了一种像素阵列结构及其制作方法、阵列基板和显示装置，所述像素阵列结构的制作方法包括：在有源层上方形成掺杂有源层，且上述掺杂有源层不完全覆盖所述有源层；在所述掺杂有源层和有源层上方形成源漏金属层，且所述源漏金属层部分覆盖所述掺杂有源层；对所述源漏金属层进行刻蚀，形成源极和漏极；沿着所述源漏金属层的边缘对所述掺杂有源层和所述有源层进行刻蚀，形成优化沟道。该制作方法通过改变现有技术的沟道制作工艺，在有源层上继续形成不完全覆盖的掺杂有源层，并对掺杂有源层和有源层同时进行刻蚀，由于掺杂有源层可以将其视为导体，可以等同于将漏极边长，从而形成沟道长度变短的效果，进一步达到提高开态电流的目的。

【技术实现步骤摘要】
一种像素阵列结构及其制作方法、阵列基板和显示装置
本专利技术涉及显示
，特别涉及一种像素阵列结构及其制作方法、阵列基板和显示装置。
技术介绍
目前TFT-LCD（ThinFilmTransistorLiquidCrystalDisplay，薄膜晶体管液晶显示器）一个重要的发展方向就是低能耗高质量，这也是目前显示领域研究的重点。实现上述目的就需要提高TFT的充电能力，如果能够在一定时间内实现TFT快速充电，解决这个问题的关键就在于提高开态电流。由于TFT沟道的开态电流Ion=W/L，其中W为沟道的宽度，L为沟道的长度，所以开态电流的大小取决于沟道的宽长比，为了提高开态电流，可以通过增加沟道的宽度或者降低沟道长度来实现。对于目前常用的显示产品，特别是近年来使用非常广泛的小尺寸显示产品而言，同时受设备精度的限制，沟道的长度不能做到很小，只能增加沟道的宽度，但是小尺寸高PPI（PixelsPerInch，每英寸上的像素数目）的产品由于面板布局受到限制，也不可能无限的增加沟道宽度。现有技术对于TFT-LCD中像素阵列结构的示意图如图1所示，在玻璃基板1上形成栅电极层，经过刻蚀形成栅电极2，在栅电极2上方逐层形成栅绝缘层3（GateInsulator，简称GI层），继续在栅绝缘层3上方形成有源层4并进行刻蚀，只保留位于栅电极2上方的部分，之后在部分有源层4和栅绝缘层3上方继续形成第一像素电极7，在栅电极2上方的有源层4和第一像素电极7上形成源漏极金属层，并通过刻蚀形成源极5和漏极6。另外，还在上述图形基础上形成钝化层8以及第二像素电极9。因此，现有技术对于提高TFT沟道的开态电流仍然存在瓶颈，无法提高TFT的充电能力。
技术实现思路
（一）要解决的技术问题本专利技术要解决的技术问题是如何提高TFT沟道的开态电流，以提高TFT的充电能力。（二）技术方案为解决上述技术问题，本专利技术提供了一种像素阵列结构的制作方法，包括：S1、在有源层上方形成掺杂有源层，且上述掺杂有源层不完全覆盖所述有源层；S2、在所述掺杂有源层和有源层上方形成源漏金属层，且所述源漏金属层部分覆盖所述掺杂有源层；S3、对所述源漏金属层进行刻蚀，形成源极和漏极；S4、沿着源极和漏极的边缘对所述掺杂有源层和所述有源层进行刻蚀，形成优化沟道。进一步地，所述掺杂有源层的厚度是所述厚度的4～7倍。进一步地，所述有源层上不完全覆盖的掺杂有源层位于所述源极或所述漏极所在的一侧。进一步地，步骤S1之前还包括：S01、在玻璃基板上制作栅电极和栅绝缘层；S02、在所述栅绝缘层上形成所述有源层，并对所述有源层进行刻蚀，只保留所述栅电极所在位置对应的有源层。进一步地，所述源极一侧在形成上述有源层之后，形成源漏金属层之前还包括：形成第一像素电极层，且所述第一像素电极层不完全覆盖所述有源层，同时覆盖所述有源层未覆盖的栅绝缘层。进一步地，所述掺杂有源层的相对宽度为1～3微米。进一步地，步骤S4中刻蚀所述掺杂有源层和刻蚀所述有源层进行刻蚀同时进行。为解决上述技术问题，本专利技术还提供了一种像素阵列结构，所述像素阵列结构是由以上所述的像素阵列结构的制作方法得到的。为解决上述技术问题，本专利技术还提供了一种阵列基板，包括玻璃基板以及在所述玻璃基板上按照以上所述的像素阵列结构的制作方法形成像素阵列结构，在玻璃基板上形成同层形成栅电极和存储电容，栅电极上方依次形成栅绝缘层、有源层和掺杂有源层，掺杂有源层不完全覆盖有源层，掺杂有源层上方沉积源漏金属层并形成源极和漏极，最后沿着源极和漏极的边缘对掺杂有源层和有源层进行不完全刻蚀，形成优化沟道。为解决上述技术问题，本专利技术还提供了一种显示装置，包括阵列基板和彩膜基板，其中所述阵列基板为以上所述的阵列基板。（三）有益效果本专利技术实施例提供了一种像素阵列结构及其制作方法、阵列基板和显示装置，所述像素阵列结构的制作方法包括：在有源层上方形成掺杂有源层，且上述掺杂有源层不完全覆盖所述有源层；在所述掺杂有源层和有源层上方形成源漏金属层，且所述源漏金属层部分覆盖所述掺杂有源层；对所述源漏金属层进行刻蚀，形成源极和漏极；沿着所述源漏金属层的边缘对所述掺杂有源层和所述有源层进行刻蚀，形成优化沟道。该制作方法通过改变现有技术的沟道制作工艺，在有源层上继续形成不完全覆盖的掺杂有源层，并对掺杂有源层和有源层同时进行刻蚀，由于掺杂有源层可以将其视为导体，可以等同于将漏极边长，从而形成沟道长度变短的效果，进一步达到提高开态电流的目的。附图说明图1为现有技术的像素阵列结构截面示意图；图2为本专利技术实施例一提供的一种阵列结构的制作方法的步骤流程图；图3是专利技术实施例一形成栅电极的示意图；图4是专利技术实施例一形成有源层和掺杂有源层的示意图；图5为专利技术实施例一对掺杂有源层进行刻蚀之后的示意图；图6为专利技术实施例一形成第一像素电极层的示意图；图7为专利技术实施例一栅绝缘层刻蚀形成过孔的示意图；图8为专利技术实施例一刻蚀形成源极和漏极的示意图；图9为专利技术实施例一形成最优化沟道的示意图；图10为专利技术实施例一中得到的阵列基板的示意图。具体实施方式下面结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述。以下实施例用于说明本专利技术，但不用来限制本专利技术的范围。实施例一本专利技术实施例一提供了一种阵列结构的制作方法，步骤流程如图2所示，具体包括以下步骤：步骤S1、在有源层上方形成掺杂有源层，且上述掺杂有源层不完全覆盖有源层。步骤S2、在掺杂有源层和有源层上方形成源漏金属层，且源漏金属层部分覆盖掺杂有源层。步骤S3、对源漏金属层进行刻蚀，形成源极和漏极。步骤S4、沿着源极和漏极的边缘对掺杂有源层和有源层进行刻蚀，形成优化沟道。经过上述步骤，在传统TFT制备过程沉积有源层之后增加掺杂有源层，不完全覆盖已有的有源层，沉积有源金属层之后刻蚀形成源极和漏极，之后沿着源极和漏极的边缘对裸露的有源层和掺杂有源层进行刻蚀，剩余的掺杂有源层作为导体，能够等效为漏极的长度，形成长度变短的沟道，进一步达到提高开态电流的目的。优选的，本实施例在步骤S1之前还进一步包括：步骤S01、在玻璃基板上制作栅电极和栅绝缘层。步骤S02、在栅绝缘层上形成有源层，并对有源层进行刻蚀，只保留栅电极所在位置对应的有源层。其中步骤S01中制作栅电极的方法为在玻璃基板1上沉积栅电极金属层，在显示区域经过刻蚀形成栅电极2，在显示区域之外的非显示区上方的栅电极金属层保留形成存储电容14，示意图如图3所示。之后在栅电极2以及裸露的玻璃基板1上沉积栅绝缘层3，进一步在栅绝缘层3上沉积有源层4和掺杂有源层13，并在涂胶刻胶PR之后对A区之外的有源层4和掺杂有源层13进行刻蚀，得到的结果如图4所示，其中PR为光刻胶，PR是Photoresist的简称，一种由感光树脂、增感剂（见光谱增感染料）和溶剂三种主要成分组成的对光敏感的混合液体。进一步地再对光刻胶PR进行刻蚀，只保留B区部分的光刻胶PR，并对掺杂有源层13进行刻蚀，需要说明的是，在进行掺杂有源层13刻蚀的过程中采用HT技术（HyperTransport，一种为主板上的集成电路互连而设计的端到端总线技术）形成如图5所示只保留PR下方的掺杂有源层13。优选地，本实施例中的掺杂有源层13的厚度是有源层4厚度的4～7倍，优选为本文档来自技高网...

【技术保护点】
一种像素阵列结构的制作方法，其特征在于，包括：S1、在有源层上方形成掺杂有源层，且上述掺杂有源层不完全覆盖所述有源层；S2、在所述掺杂有源层和有源层上方形成源漏金属层，且所述源漏金属层部分覆盖所述掺杂有源层；S3、对所述源漏金属层进行刻蚀，形成源极和漏极；S4、沿着源极和漏极的边缘对所述掺杂有源层和所述有源层进行刻蚀，形成优化沟道。

【技术特征摘要】
1.一种像素阵列结构的制作方法，其特征在于，包括：S1、在有源层上方形成掺杂有源层，且上述掺杂有源层不完全覆盖所述有源层；S2、在所述掺杂有源层和有源层上方形成源漏金属层，且所述源漏金属层部分覆盖所述掺杂有源层；S3、对所述源漏金属层进行刻蚀，形成源极和漏极；S4、沿着源极和漏极的边缘对所述掺杂有源层和所述有源层进行刻蚀，形成优化沟道，其中，沿着源极和漏极的边缘对掺杂有源层和有源层进行不完全刻蚀，形成优化沟道；步骤S4中刻蚀所述掺杂有源层和刻蚀所述有源层同时进行。2.如权利要求1所述的像素阵列结构的制作方法，其特征在于，所述掺杂有源层的厚度是所述有源层厚度的4～7倍。3.如权利要求1所述的像素阵列结构的制作方...

【专利技术属性】
技术研发人员：李田生，
申请(专利权)人：北京京东方光电科技有限公司，
类型：发明
国别省市：北京;11