三维高压栅极驱动器集成电路制造技术

一种三维(3D)栅极驱动器集成电路包含一个堆栈在低端集成电路上的高端集成电路，利用贯穿硅通孔TSV，将高端集成电路和低端集成电路互连。因此，可以不需要端接区和掩埋层就能制备高端集成电路和低端集成电路。这种3D栅极驱动器集成电路提高了高压集成的易用性，增强了栅极驱动器集成电路的强度和可靠性。

【技术实现步骤摘要】
三维高压栅极驱动器集成电路
本专利技术涉及高压栅极驱动器集成电路，尤其是三维的高压栅极驱动器集成电路。
技术介绍
栅极驱动器电路，包含高端和低端驱动器用于驱动功率MOSFET或IGBT输出晶体管，这些输出晶体管通常用在发动机等高压器件中。在一些器件中，高端驱动器用于驱动在高达600V电压下工作的高端结构中的N-通道功率M0SFET。传统的高压栅极驱动器电路在同一个集成电路中，集成了高端栅极驱动器和低端栅极驱动器。图1表示传统的高压栅极驱动器电路的俯视图，图2表示图1所示的传统的高压栅极驱动器集成电路的剖面图。参见图1和2，高压栅极驱动器集成电路10通常包含一个低压电路区12和一个在高压浮动陷阱中的高压电路区14。在本说明中，“高压电路区”一词是指位于高压浮动陷阱内的电压电路的电路区。结型端接区16沉积在低压区12和高压浮动陷阱之间。一个或多个N-型横向双极扩散MOS (LDMOS)晶体管18沉积在低压区12中，用于将参考接地端的信号电压，转移到参考高压浮动陷阱的信号电压。结型端接区16在低压电路区12和高压电路区14之间提供电绝缘。在一些器件中，结型端接区16包含绝缘结构和降本文档来自技高网...

【技术保护点】
一种三维栅极驱动器集成电路，包含：一个低端集成电路，带有一个低端驱动器以及一个第一LDMOS晶体管，低端集成电路接收低端输入信号和高端输入信号，并且提供低端输出信号；一个高端集成电路，带有一个高端驱动器、一个第一负载电路和一个门闩电路，高端集成电路提供高端输出信号；一个高压钝化层形成在低端集成电路和高端集成电路之间；一个贯穿硅通孔形成在高端集成电路和高压钝化层中，贯穿硅通孔在该处将第一负载电路电连接到形成在低端集成电路上的第一LDMOS晶体管的漏极端上，其中，第一LDMOS晶体管和第一负载电路构成电平转移电路，第一LDMOS晶体管接收与高端输入信号有关的第一信号，并且为门闩电路提供第一电平转移...

【技术特征摘要】
2012.08.17 US 13/588,4291.一种三维栅极驱动器集成电路，包含: 一个低端集成电路，带有一个低端驱动器以及一个第一 LDMOS晶体管，低端集成电路接收低端输入信号和高端输入信号，并且提供低端输出信号； 一个高端集成电路，带有一个高端驱动器、一个第一负载电路和一个门闩电路，高端集成电路提供高端输出信号； 一个高压钝化层形成在低端集成电路和高端集成电路之间； 一个贯穿硅通孔形成在高端集成电路和高压钝化层中，贯穿硅通孔在该处将第一负载电路电连接到形成在低端集成电路上的第一 LDMOS晶体管的漏极端上， 其中，第一 LDMOS晶体管和第一负载电路构成电平转移电路，第一 LDMOS晶体管接收与高端输入信号有关的第一信号，并且为门闩电路提供第一电平转移信号，门闩电路产生用于驱动高端驱动器的驱动信号。2.如权利要求1所述的三维栅极驱动器集成电路，其中第一负载电路是由其中一个电阻器组成。3.如权利要求1所述的三维栅极驱动器集成电路，其中低端集成电路还包含一个形成在上面的第二 LDMOS晶体管，高端集成电路还包含一个第二负载电路，第二贯穿硅通孔形成在高端集成电路和高压钝化层中，以便将第二负载电路电连接到形成在低端集成电路上的第二 LDMOS晶体管漏极端，第二 LDMOS晶体管和第二负载电路构成一个电平转移电路，第二 LDMOS晶体管接收与高端输入信号有关的第二信号，并且为门闩电路提供第二电平转移信号，门R电路产生基于第一和第二电平转移信号的驱动信号，用于驱动高端驱动器。4.如权利要求3所述的三维栅极驱动器集成电路，其中第一负载电路和第二负载电路包含第一和第二电 阻器中的一个、一个电流反射镜电路或一个门闩电路。5.如权利要求1所述的三维栅极驱动器集成电路，其中贯穿硅通孔包含一个侧壁电介质层形成在穿过高端集成电路的那部分通孔处。6.如权利要求5所述的三维栅极驱动器集成电路，其中侧壁电介质层是一个低压电介质层。7.如权利要求1所述的三维栅极驱动器集成电路，其中低端集成电路还包含一个电连接到第一 LDMOS晶体管漏极端的着陆垫，着陆垫用作贯穿硅通孔的刻蚀终点。8.如权利要求1所述的三维栅极驱动器集成电路，其中高端集成电路形成在第一导电类型的衬底中，衬底电连接到一对功率MOSFET的输出电压，高端输出信号和低端输出信号驱动这对功率M0SFET，高端驱动器形成在第二导电类型的陷阱中，该陷阱形成在不带有掩埋层的衬底中。9.如权利要求1所述的三维栅极驱动器集成电路，其中低端集成电路形成在第一导电类型的衬底上，低端驱动器形成在第二导电类型的陷阱中，该陷阱形成在不带有掩埋层的衬底中。10.如权利要求1所述的三维栅极驱动器集成电路，其中低端集成电路包含一个第一集成电路芯片以及一个第二集成电路芯片，所述的低端驱动器形成在第一集成电路芯片的上面，所述的第二集成电路芯片为第一分立的LDMOS晶体管，贯穿硅通孔将第一负载电路电连接到第一分立的LDMOS晶体管漏极端。11.如权利要求10所述的三维栅极驱动器集成电路，其中高压钝化层仅形成在第一分立的LDMOS晶体管上方，高端集成电路黏贴到第一分立的LDMOS晶体管上方的高压钝化层上。12.如权利要求10所述的三维栅极驱动器集成电路，其中高压钝化层形成在高端集成电路的背面，带有高压钝化层的高端集成电路至少黏贴在第一分立的LDMOS晶体管顶面上。13.如权利要求1所述的三维栅极驱动器集成电路，还包含: 一个形成在低端集成电路上的升压二极管，升压二极管的阴极端通过形成在高端集成电路和高压钝化层中的第三贯穿硅通孔，连接到高端集成电路上的升压电压源节点。14.如权利要求1所述的三维栅极驱动器集成电路，还包含: 一个升压二极管，作为分立的N-型LDMOS晶体管器件的体二极管，分立的LDMOS晶体管器件的源极、栅极和本体端电连接在一起，分立的LDMOS晶体管的漏极端通过形成在高端集成电路和高压钝化层中...

【专利技术属性】
技术研发人员：雪克·玛力卡勒强斯瓦密，
申请(专利权)人：万国半导体股份有限公司，
类型：发明
国别省市：