栅极驱动单元及栅极扫描驱动器及其驱动方法技术

本发明专利技术公开了一种栅极驱动单元及栅极扫描驱动器及其驱动方法，栅极驱动单元内部利用时钟和高电平控制内部反相器模块产生低电平信号，采用反馈结构和双低电平电压控制电路，栅极驱动单元电路能避免从高电平流经晶体管到低电平的直流回路，有效抑制晶体管的泄漏电流，降低功耗，特别适用于阈值电压为负的晶体管器件；利用栅极驱动单元搭建起来的单边栅极扫描驱动器采用占空比为40%的时钟信号控制，将信号输出端的充电和放电功能集中在同一个晶体管中完成，结构精简，功率耗损低；利用栅极驱动单元搭建起来的双边栅极扫描驱动器采用占空比为25%的时钟信号控制，并且充分利用屏幕的对称性，能有效在高分辨率显示屏中实现窄边框效果。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种，栅极驱动单元内部利用时钟和高电平控制内部反相器模块产生低电平信号，采用反馈结构和双低电平电压控制电路，栅极驱动单元电路能避免从高电平流经晶体管到低电平的直流回路，有效抑制晶体管的泄漏电流，降低功耗，特别适用于阈值电压为负的晶体管器件；利用栅极驱动单元搭建起来的单边栅极扫描驱动器采用占空比为40%的时钟信号控制，将信号输出端的充电和放电功能集中在同一个晶体管中完成，结构精简，功率耗损低；利用栅极驱动单元搭建起来的双边栅极扫描驱动器采用占空比为25%的时钟信号控制，并且充分利用屏幕的对称性，能有效在高分辨率显示屏中实现窄边框效果。【专利说明】
本专利技术涉及有机发光二极管显示器的栅极扫描驱动
，具体涉及。
技术介绍
主动矩阵有机发光二极管(ActiveMatrix Organic Light EmittingDiode, AMOLED)显示器是近年来快速发展一种新型的显示器。早期的AMOLED显示器栅极行扫描驱动器沿用LCD的驱动方式，通过COG工艺将专门的驱动芯片压在玻璃基板上面驱动像素电路。近年来，由于FH)技术的发展，集成栅极驱动技术在产业界引起了很大的兴趣。利用集成栅极扫描驱动器驱动显示器像素电路的栅极能够减少驱动芯片的运用，降低生产成本，还可以降低信号传输的耗损，提高显示质量。传统的栅极扫描电路所采用的薄膜晶体管都为具有正电压值的晶体管器件。新兴的具有负电压值的晶体管器件，特别是新型的氧化物薄膜晶体管，应用在传统的栅极扫描电路中会出现泄漏电流问题，影响电路的正常工作。传统的单一类型(全N型或者全P型)的栅极驱动单元电路在工作时还存在常导通的晶体管，会造成很大的能量消耗。另外，大多数栅极扫描驱动器输出端的充电和放电功能分别由两个很大的晶体管完成，而且驱动器只能集成在基板的一侧，这样会占用非常大的显示器基板面积，造成基板电路分布不对称，不利于显示器的窄边框效果，难以满足高分辨率的电路设计要求。
技术实现思路
为了克服现有技术存在的缺点与不足，本专利技术提供一种。本专利技术的目的在于提供一种低功耗、结构精简、具有内部反馈能力、特别适用于阈值电压为负值的薄膜晶体管的栅极驱动单元。本专利技术的另一目的在于提供一种利用上述栅极驱动单元组建的制备在显示基板一侧边框的具有结构精简、占用面积小、低功耗等特点的单边栅极扫描驱动器及其驱动方法。本专利技术还有一目的在于提供一种利用第一专利技术目的所述的栅极驱动单元组建的能够制备在显示基板对称两侧边框的具有低功耗、适用高分辨率显示等特点的双边栅极扫描驱动器及其驱动方法。本专利技术的技术方案:一种栅极驱动单元，包括信息采集模块、内部反相器模块、第一信号输出模块及第二信号输出模块；所述信号采集模块由第一晶体管和第二晶体管构成，所述第一晶体管的漏极作为栅极驱动单元的信号采集端口 VI，第一晶体管的源极与第二晶体管的漏极相连；第二晶体管的源极输出采集信号Q；第一晶体管的栅极与第二晶体管的栅极相连，作为栅极驱动单元的第一时钟输入端口 CLKlL或第一晶体管的栅极与第二晶体管的栅极相连后与内部反相器模块的输出端QB连接；所述内部反相器模块由第三晶体管和第四晶体管构成，所述第三晶体管的漏极为第一电源输入端口 VDD,第三晶体管的栅极与第一时钟输入端口连接；第三晶体管的源极与第四晶体管的漏极连接作为内部反相器模块的输出端点QB，所述第四晶体管的栅极与第二晶体管的源极相连，所述第四晶体管的源极与第一时钟输入端口 CLKlL连接；所述第一信号输出模块由第五晶体管、第六晶体管、第七晶体管和第一存储电容构成，所述第五晶体管的漏极与第七晶体管的漏极相连，作为栅极驱动单元的第二时钟输入端 口 CLK2L ；所述第五晶体管的栅极与第二晶体管的源极相连，所述第五晶体管的源极与第六晶体管的漏极、第七晶体管的栅极连接，作为第一信号输出端口 COUT ；所述第六晶体管的栅极与内部反相器输出端点QB连接；所述第六晶体管的源极作为栅极驱动单元的第二电源输入端口 VSSL ；所述第七晶体管的源极分别与第一晶体管的源极、第二晶体管的漏极连接，所述第一存储电容一端与第二晶体管源极连接，第一存储电容的另一端与第一信号输出端口相连；所述第二信号输出模块由第八晶体管和第九晶体管构成，第八晶体管的漏极作为栅极驱动单元的第三时钟输入口 CLK2， 第八晶体管的栅极与第二晶体管的源极连接，第八晶体管的源极与第九晶体管的漏极连接，作为栅极驱动单元的第二信号输出端口 OUT ；所述第九晶体管的栅极与内部反相器输出端点连接，所述第九晶体管的源极作为栅极驱动单元的第三电源输入端口 VSS。所述栅极驱动单元的晶体管均为N型薄膜晶体管。所述内部反相器模块由第一时钟输入信号CLKlL控制，并由第一时钟输入端口CLKlL提供低电平输出，具体为:第一时钟信号输入端输入高电平时，第二晶体管的源极输出采集信号Q如果是高电平，则内部反相器的输出端口 QB点输出高电平，当第一时钟输入信号CLKlL输入为低电平时,则内部反相器输出端口 QB点输出低电平；如果第二晶体管的源极输出采集信号Q点输入低电平，那么内部反相器输出端口QB点输出高电平。一种栅极扫描驱动器，包括三根电源引线、四根时钟信号引线及N级级联的栅极驱动单元，所述N为自然数，所述三根电源引线分别为第一根引线VD、第二根引线VS及第三根引线VL，所述四根时钟信号引线分别为第一时钟引线AL、第二时钟引线A、第三时钟引线BL及第四时钟引线B;所述N级级联的栅极驱动单元具体搭接方式如下:栅极驱动单元的第一电源输入端口 VDD、第二电源输入端口 VSSL、第三电源输入端口 VSS分别与第一根引线VD、第二根引线VS及第三根引线VL连接；所述每一级栅极驱动单元的输入端口 VI与其上一级N-1级栅极驱动单元的第一信号输出端口 COUT连接，其中，第一级栅极驱动单元的输入端口 VI作为栅极扫描驱动器的触发脉冲输入端口；级数N为奇数的栅极驱动单元的第一时钟输入端口 CLKlL与第一时钟引线AL连接；其第二时钟输入端口 CLK2L与第三时钟引线BL连接，其第三时钟输入端口 CLK2与第四时钟引线B连接；级数N为偶数的栅极驱动单元的第一时钟输入端口 CLKlL与第三时钟引线BL连接，其第二时钟输入端口 CLK2L与第一时钟引线AL相连，其第三时钟输入端口 CLK2与第二时钟引线A相连，其中第一电源输出端口电压VDD>第二电源输入端口电压VSS>第三电源输入端口电压VSSL。一种栅极扫描驱动器的驱动方法，包括如下步骤:下述中，高电平为第一根引线VD所对应高电平，第一低电平为第二根引线VS所对应低电平，第二低电平为第三根引线VL所对应低电平，驱动时钟信号占空比40%，周期tl ；信号采集阶段:第一时钟输入端口 CLKlL输入高电平信号，信号采集端口 VI采集高电平信号，并通过第一晶体管和第二晶体管存储到第一存储电容；第五晶体管和第八晶体管被打开，第二时钟输入端口 CLK2L和第三时钟输入端口CLK2分别输入第二低电平和第一低电平,贝U第一信号输出端口 COUT和第二信号输出端口OUT分别输出第二低电平和第一低电平,所述第一信号输出端口 COUT输出信号传输到下一级驱动单元的信号本文档来自技高网...

【技术保护点】
一种栅极驱动单元，其特征在于，包括信息采集模块、内部反相器模块、第一信号输出模块及第二信号输出模块；所述信号采集模块由第一晶体管和第二晶体管构成，所述第一晶体管的漏极作为栅极驱动单元的信号采集端口VI，第一晶体管的源极与第二晶体管的漏极相连；第二晶体管的源极输出采集信号Q；第一晶体管的栅极与第二晶体管的栅极相连，作为栅极驱动单元的第一时钟输入端口CLK1L或第一晶体管的栅极与第二晶体管的栅极相连后与内部反相器模块的输出端QB连接；所述内部反相器模块由第三晶体管和第四晶体管构成，所述第三晶体管的漏极为第一电源输入端口VDD，第三晶体管的栅极与第一时钟输入端口连接；第三晶体管的源极与第四晶体管的漏极连接作为内部反相器模块的输出端点QB，所述第四晶体管的栅极与第二晶体管的源极相连，所述第四晶体管的源极与第一时钟输入端口CLK1L连接；所述第一信号输出模块由第五晶体管、第六晶体管、第七晶体管和第一存储电容构成，所述第五晶体管的漏极与第七晶体管的漏极相连，作为栅极驱动单元的第二时钟输入端口CLK2L；所述第五晶体管的栅极与第二晶体管的源极相连，所述第五晶体管的源极与第六晶体管的漏极、第七晶体管的栅极连接，作为第一信号输出端口COUT；所述第六晶体管的栅极与内部反相器输出端点QB连接；所述第六晶体管的源极作为栅极驱动单元的第二电源输入端口VSSL；所述第七晶体管的源极分别与第一晶体管的源极、第二晶体管的漏极连接，所述第一存储电容一端与第二晶体管源极连接，第一存储电容的另一端与第一信号输出端口相连；所述第二信号输出模块由第八晶体管和第九晶体管构成，第八晶体管的漏极作为栅极驱动单元的第三时钟输入口CLK2；第八晶体管的栅极与第二晶体管的源极连接，第八晶体管的源极与第九晶体管的漏极连接，作为栅极驱动单元的第二信号输出端口OUT；所述第九晶体管的栅极与内部反相器输出端点连接，所述第九晶体管的源极作为栅极驱动单元的第三电源输入端口VSS。...

【技术特征摘要】

【专利技术属性】
技术研发人员：吴为敬，李冠明，张立荣，夏兴衡，周雷，徐苗，王磊，彭俊彪，
申请(专利权)人：华南理工大学，广州新视界光电科技有限公司，
类型：发明
国别省市：广东;44