互连结构的制作方法技术

一种互连结构的制作方法，包括：在半导体衬底内形成浅沟槽，在浅沟槽内形成氧化物；在氧化物上形成刻蚀阻挡层，浅沟槽被刻蚀阻挡层及氧化物填满；形成有源区；在有源区及刻蚀阻挡层上形成层间介质层，对层间介质层进行干法刻蚀，形成暴露出部分有源区及部分刻蚀阻挡层的沟槽；向沟槽内填充金属。在过刻蚀层间介质层的情况下，刻蚀阻挡层可以阻止等离子体对浅沟槽内氧化物的刻蚀，防止了沟槽的最低点低于有源区的最低点，从而避免了漏电的产生。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域中的互连工艺，特别是涉及一种。
技术介绍
在半导体衬底上形成半导体器件(包括有源器件及无源器件)之后，需在半导体衬底上形成互连结构以将各个半导体器件相互连接起来以形成集成电路(IC)。随着集成电路技术的不断进步，半导体技术已经进入20nm技术节点，这给互连结构的制作工艺带来了新的挑战:光刻及刻蚀的难度越来越大。为此，业界提出了一种互连结构，此互连结构的形成方法为:如图1所示，提供半导体衬底1，在半导体衬底I内形成浅沟槽隔离结构(STI) 2及有源区3 ;在半导体衬底1、浅沟槽隔离结构2及有源区3上形成层间介质层(ILD) 4，对层间介质层4进行干法刻蚀，形成暴露出部分有源区3上表面31及部分浅沟槽隔离结构2上表面的第一沟槽51，在过刻蚀层间介质层4的情况下，等离子体会继续刻蚀浅沟槽隔离结构2，形成暴露出有源区3侧壁32的第二沟槽52，第一沟槽51与第二沟槽52连通并构成沟槽5，沟槽5纵向延伸并连接到半导体衬底I上的其它有源区(未图示)；如图2所示，在有源区3的上表面31及侧壁32上形成金属硅化物6，向图1中的沟槽5内填充金属7，形成互连结构。但是，上述存在一些缺陷:在过刻蚀形成第二沟槽52的过程中，很容易导致第二沟槽52的深度大于有源区3的结深，即沟槽5的最低点低于有源区3的最低点，造成漏电；另外，当第二沟槽52的深度大于有源区3的结深时，有源区3的整个侧壁32会暴露在第二沟槽52中，在形成金属硅化物6的过程中，有源区3的整个侧壁32上会形成金属硅化物，进一步造成漏电的产生。
技术实现思路
本专利技术要解决的技术问题是提供一种，以减少漏电的产生。为解决上述技术问题，本专利技术提供了一种，包括:在半导体衬底内形成浅沟槽，在所述浅沟槽内形成氧化物；在所述氧化物上形成刻蚀阻挡层，所述浅沟槽被所述刻蚀阻挡层及氧化物填满；形成有源区，所述有源区与所述浅沟槽的侧壁接触；在所述有源区、刻蚀阻挡层及半导体衬底上形成层间介质层，对所述层间介质层进行干法刻蚀，形成暴露出部分所述有源区及部分刻蚀阻挡层的沟槽；向所述沟槽内填充金属。可选地，所述氧化物的材料为氧化硅。可选地，所述刻蚀阻挡层的材料为氮化硅。可选地，所述层间介质层的材料为氧化硅。可选地，在所述氧化物上形成刻蚀阻挡层之后并形成有源区之前，还包括:在半导体衬底上形成伪栅极；在所述伪栅极两侧形成侧墙；形成所述层间介质层之后并形成所述沟槽之前，还包括:去除所述伪栅极，在所述伪栅极所在位置形成开口 ；向所述开口内填充高K介电材料及栅极金属。另外，为解决上述问题，本专利技术还提供了另一种，包括:在半导体衬底内形成浅沟槽，在所述浅沟槽内形成氧化物；在所述氧化物上形成刻蚀阻挡层，在所述刻蚀阻挡层上形成保护层，所述浅沟槽被所述保护层、刻蚀阻挡层及氧化物填满；形成有源区，所述有源区与所述浅沟槽的侧壁接触；在所述有源区、刻蚀阻挡层及保护层上形成层间介质层，对所述层间介质层及保护层进行干法刻蚀，形成暴露出部分所述有源区及部分刻蚀阻挡层的沟槽；向所述沟槽内填充金属。可选地，所述氧化物的材料为氧化硅。可选地，所述刻蚀阻挡层的材料为氮化硅。可选地，所述保护层的材料为氧化硅。可选地，所述层间介质层的材料为氧化硅。可选地，在形成所述保护层之后并形成有源区之前，还包括:在衬底上形成伪栅极；在所述伪栅极两侧形成侧墙；形成所述层间介质层之后并形成所述沟槽之前，还包括:去除所述伪栅极，在所述伪栅极所在位置形成开口 ；向所述开口内填充高K介电材料及栅极金属。本专利技术所提供的包括:在半导体衬底内形成浅沟槽，在浅沟槽内形成氧化物；在氧化物上形成刻蚀阻挡层，浅沟槽被刻蚀阻挡层及氧化物填满；形成有源区；在有源区及刻蚀阻挡层上形成层间介质层，对层间介质层进行干法刻蚀，形成暴露出部分有源区及部分刻蚀阻挡层的沟槽；向沟槽内填充金属。在过刻蚀层间介质层的情况下，刻蚀阻挡层可以阻止等离子体对浅沟槽内氧化物的刻蚀，防止了沟槽的最低点低于有源区的最低点，从而避免了漏电的产生。另外，考虑到刻蚀层间介质层之前的某些工艺步骤可能会刻蚀浅沟槽内的刻蚀阻挡层，以致在刻蚀层间介质层形成沟槽时浅沟槽内的刻蚀阻挡层已经被刻蚀完或刻蚀阻挡层的剩余厚度很小，这样刻蚀阻挡层无法起到刻蚀阻挡的作用，也就无法避免漏电的产生。因此，为了避免上述缺陷可能发生，可在刻蚀阻挡层上形成保护层，使浅沟槽被保护层、刻蚀阻挡层及氧化物填满，所述保护层可以防止刻蚀层间介质层之前的某些工艺步骤刻蚀浅沟槽内的刻蚀阻挡层，这样，在刻蚀层间介质层以形成沟槽的过程中刻蚀阻挡层可以起到良好的刻蚀阻挡作用，避免了漏电的产生。【附图说明】图1至图2是一种互连结构在不同制作阶段的剖视图；图3是本专利技术的实施方式一中互连结构的制作流程图；图4至图10是图3所示流程的一个实施例中互连结构在不同制作阶段的剖视图；图11是本专利技术的实施方式二中互连结构的制作流程图；图12至图20是图11所示流程的一个实施例中互连结构在不同制作阶段的剖视图。【具体实施方式】下面结合附图，通过具体实施例，对本专利技术的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本专利技术的可实施方式的一部分，而不是其全部。根据这些实施例，本领域的普通技术人员在无需创造性劳动的前提下可获得的所有其它实施方式，都属于本专利技术的保护范围。实施方式一图3是本专利技术的实施方式一中互连结构的制作流程图，图4至图10是图3所示流程的一个实施例中互连结构在不同制作阶段的剖视图，下面将图3及图4至图10结合起来对本专利技术的技术方案进行详细说明。首先执行图3中的步骤S1:在半导体衬底内形成浅沟槽，在浅沟槽内形成氧化物。如图4所示，提供半导体衬底10，在半导体衬底10上形成隔离氧化层11、位于隔离氧化层11上的抛光阻挡层12，在抛光阻挡层12上形成图形化光刻胶层(未图示)，图形化光刻胶层用于定义浅沟槽在半导体衬底10内的位置。以图形化光刻胶层为掩模对抛光阻挡层12、隔离氧化层11及半导体衬底10进行刻蚀，在半导体衬底10内形成浅沟槽13。然后，去除残余的图形化光刻胶层。作为一个具体实施例，可利用热氧化法形成隔离氧化层11。作为一个具体实施例，可利用低压化学气相沉积(LPCVD)法形成抛光阻挡层12，且抛光阻挡层12的材料为氮化硅。作为一个具体实施例，可利用干法刻蚀形成浅沟槽13。如图5所示，在浅沟槽13及抛光阻挡层12上形成氧化物，所述氧化物填充在整个浅沟槽13内。对所述氧化物进行化学机械研磨(CMP)处理直至暴露出抛光阻挡层12。去除一定厚度的所述氧化物，所述氧化物变为氧化物14，残留在浅沟槽13内的氧化物14的厚度小于浅沟槽13的深度，换言之，氧化物14未填充满整个浅沟槽13。作为一个具体实施例，氧化物14可为氧化硅，氧化硅利用化学气相沉积法形成，可利用氢氟酸(HF)来去除所述一定厚度的氧化物。接着执行图3中的步骤S2:在氧化物上形成刻蚀阻挡层，浅沟槽被刻蚀阻挡层及氧化物填满。如图6所示，在抛光阻挡层12及氧化物14上形成刻蚀阻挡层15，浅沟槽13被刻蚀阻挡层15及氧化物14填充满。作为一个具体实施例，可利用化学气相沉积或原子层沉积法形成刻蚀阻挡层15。如图7所示，去除浅沟槽13外多余的刻蚀阻挡层(即抛光阻挡层上的刻蚀阻挡本文档来自技高网...

【技术保护点】
一种互连结构的制作方法，其特征在于，包括：在半导体衬底内形成浅沟槽，在所述浅沟槽内形成氧化物；在所述氧化物上形成刻蚀阻挡层，所述浅沟槽被所述刻蚀阻挡层及氧化物填满；形成有源区，所述有源区与所述浅沟槽的侧壁接触；在所述有源区、刻蚀阻挡层及半导体衬底上形成层间介质层，对所述层间介质层进行干法刻蚀，形成暴露出部分所述有源区及部分刻蚀阻挡层的沟槽；向所述沟槽内填充金属。

【技术特征摘要】
1.一种互连结构的制作方法，其特征在于，包括: 在半导体衬底内形成浅沟槽，在所述浅沟槽内形成氧化物； 在所述氧化物上形成刻蚀阻挡层，所述浅沟槽被所述刻蚀阻挡层及氧化物填满； 形成有源区，所述有源区与所述浅沟槽的侧壁接触； 在所述有源区、刻蚀阻挡层及半导体衬底上形成层间介质层，对所述层间介质层进行干法刻蚀，形成暴露出部分所述有源区及部分刻蚀阻挡层的沟槽； 向所述沟槽内填充金属。2.根据权利要求1所述的方法，其特征在于，所述氧化物的材料为氧化硅。3.根据权利要求1所述的方法，其特征在于，所述刻蚀阻挡层的材料为氮化硅。4.根据权利要求3所述的方法，其特征在于，所述层间介质层的材料为氧化硅。5.根据权利要求1所述的方法，其特征在于，在所述氧化物上形成刻蚀阻挡层之后并形成所述有源区之前，还包括:在半导体衬底上形成伪栅极；在所述伪栅极两侧形成侧墙； 形成所述层间介质层之后并形成所述沟槽之前，还包括:去除所述伪栅极，在所述伪栅极所在位置形成开口 ；向所述开口内填充高K介电材料及栅极金属。6.—种互连结构的制作方法，其特征在于，包括: ...

【专利技术属性】
技术研发人员：卜伟海，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：