肖特基通孔的制作工艺方法技术

本发明专利技术公开了一种肖特基通孔的制作工艺方法，包括步骤：1）肖特基通孔的刻蚀；2）在肖特基通孔的两侧、内壁以及底部形成第一层阻挡层；3）在第一层阻挡层之上形成金属层；4）在金属层之上，形成第二层阻挡层；5）金属钨填充肖特基通孔；6）回刻金属钨。本发明专利技术通过采用化学气相沉积代替等离子溅射成膜，有效地提高了通孔的台阶覆盖率，同时采用金属层铝硅酮和第二层阻挡层的形成，能够有效提高大功率器件特性，减小漏电电流，延长器件使用寿命，降低器件使用功率。

【技术实现步骤摘要】

本专利技术涉及一种半导体领域中通孔的制作方法，特别是涉及一种。
技术介绍
肖特基结是一种简单的金属与半导体的交界面，它与PN结相似，具有非线性阻抗特性。1938年德国的W.H.肖特基提出理论模型，其基本原理是由于半导体的逸出功小于金属，故当金属与半导体接触时，电子就从半导体流入金属，在半导体表面层形成一个由带电不可移动的杂质离子组成的空间电荷区，阻止半导体中的电子继续流入金属。钛和氮化钛作为阻挡层，也可以有效的提供这种阻止电子的流失。由于在大功率器件中，钛和氮化钛达不到完全阻止电子移动的能力，因此，需提供一种功函数相反的金属，以完全阻止这种移动，减小漏电电流，提高器件的特性以及降低能源功耗。
技术实现思路
本专利技术要解决的技术问题是提供一种。通过该方法，能够有效提高大功率器件(例如Power MOS产品电源产品)特性，减小漏电电流，延长器件使用寿命，降低器件使用功率。为解决上述技术问题，本专利技术的，包括步骤:(I)肖特基通孔的刻蚀；(2)在肖特基通孔的两侧、内壁以及底部形成第一层阻挡层；(3)在第一层阻挡层之上形成金属层；(4)在金属层之上，形成第二层阻挡层；(5)金属钨填充肖特基通孔；(6)回刻金属钨。所述步骤(I)中，刻蚀的方法，包括:干法刻蚀或湿法刻蚀。所述步骤(2)中，第一层阻挡层的材质包括:由钛层和位于钛层上方的氮化钛层所形成的第一层阻挡层；其中，钛层经采用物理溅射成膜工艺形成，钛层(成膜)的厚度为10?800埃，溅射温度为10?500°C，压力为I?IOtorr ;氮化钛层，经采用金属有机化学气相沉积工艺形成，氮化钛层(成膜)的厚度10?500埃，溅射温度为10?500°C，压力为I ?IOtorr0所述步骤(3)中，金属层包括:铝硅铜所形成的金属层；其中，铝硅铜中，硅含量0.01?5%，铜含量0.01?5% ;该金属层经采用物理溅射成膜工艺形成，金属层(成膜)的厚度为10?2000埃，溅射温度为10?500°C，压力为I?lOtorr。所述步骤(4)中，第二层阻挡层的材质包括:由钛层和位于钛层上方的氮化钛层所形成的第二层阻挡层，或仅由氮化钛层所形成的第二层阻挡层；其中，钛层经采用物理溅射成膜工艺形成，钛层(成膜)的厚度为10?800埃，溅射温度为10?500°C，压力为I?IOtorr ;氮化钛层经采用物理溅射成膜工艺形成，氮化钛层(成膜)的厚度为10?800埃，溅射温度为10?500°C，压力为I?lOtorr。所述步骤(5)中，填充的方法为:采用金属有机化学气相沉积工艺，沉积温度200 ?50(TC，压力为 20 ?200torr。所述步骤(6)中，采用干法刻蚀工艺去除表面金属钨，刻蚀至第二阻挡层时，停止刻蚀。本专利技术通过采用化学气相沉积代替等离子溅射成膜，有效地提高了通孔的台阶覆盖率，同时采用金属层铝硅酮和第二层阻挡层的形成，能够有效提高大功率器件(例如Power MOS产品电源产品)特性，减小漏电电流，延长器件使用寿命，降低器件使用功率。【附图说明】下面结合附图与【具体实施方式】对本专利技术作进一步详细的说明:图1是本专利技术的工艺步骤流程图；图2是肖特基通孔刻蚀后的不意图；图3是第一层阻挡层形成后的示意图；图4是金属层形成后的示意图；图5是第二层阻挡层形成后的示意图；图6是金属钨填充后的示意图；图7是金属钨回刻后的示意图；图8是本专利技术的肖特基切面的SEM (扫描电子显微镜)图片；图9是本专利技术与现有工艺的漏电电流对比图，其中，A表示现有工艺，B表示金属层的厚度为1000埃，C表示金属层的厚度为800埃。图中附图标记说明如下:I为第一层阻挡层，2为金属层，3为第二层阻挡层，4为金属钨。【具体实施方式】本专利技术的，如图1所示，包括步骤:(I)采用常规的干法刻蚀或湿法刻蚀中的一种或2种，进行肖特基通孔的刻蚀，如图2所示；(2)在肖特基通孔的两侧、内壁以及底部形成第一层阻挡层1，如图3所示；其中，第一层阻挡层的材质包括:由作为底层的钛层和位于钛层上方的氮化钛层所形成的第一层阻挡层I ;钛层经采用物理溅射成膜工艺形成，钛层的厚度为10?800埃，派射温度为10?500°C,压力为I?IOtorr ;氮化钛层经采用金属有机化学气相沉积工艺形成，氮化钛层的厚度10?500埃，溅射温度为10?500°C，压力为I?lOtorr。(3)在第一层阻挡层I之上，形成金属层2，如图4所示；其中，该金属层2包括:铝硅铜所形成的金属层2 ;该铝硅铜(硅的重量含量0.01?5%，铜的重量含量0.01?5%)的金属层经采用物理溅射成膜工艺形成，金属层的厚度为10?2000埃，溅射温度为10?500°C，压力为I?lOtorr。(4)在金属层2之上，形成第二层阻挡层3，如图5所示；其中，该第二层阻挡层3的材质包括:由钛层和位于钛层上方的氮化钛层所形成的第二层阻挡层3，或仅由单个氮化钛层所形成的第二层阻挡层3 ;其中，钛层经采用物理溅射成膜工艺形成，钛层的厚度为10?800埃，溅射温度为10?500°C，压力为I?IOtorr ;氮化钛层经采用物理溅射成膜工艺形成，氮化钛的厚度为10?800埃，溅射温度为10 ?500°C，压力为 I ?lOtorr。(5)采用金属有机化学气相沉积工艺，进行金属钨4填充肖特基通孔，如图6所示，其中，沉积温度200?500°C，压力为20?200torr。(6)采用干法刻蚀工艺，进行回刻金属钨4，以去除表面金属钨4，当刻蚀至第二阻挡层3时，停止刻蚀，如图7所示。按照上述操作步骤，可进行肖特基通孔的制作，所形成的一种肖特基切面的SEM图片如图8所示，其中，一些具体的制作条件可限定为如下:肖特基通孔的高宽之比为3:1?4:1;第一层阻挡层I由作为底层的厚度为200±50埃的Ti层和Ti层之上的厚度为200±50埃的TiN层所组成；中间生长的金属层2由一层金属铝硅铜所形成，其中，金属层2的厚度为1000±200埃，Cu含量0.5±0.07%, Si含量1±0.1% ;第二层阻挡层3由Ti层和Ti层之上的TiN层所组成。根据上述限定条件，可进行肖特基通孔的制作，其中，更为具体的限定条件如下:实施例1采用干法刻蚀，刻蚀出高宽比为3.7:1的肖特基通孔，通过物理气相沉积方法在肖特基通孔的两侧、内壁以及底部生长一层由200埃的Ti层和在Ti层上形成的200埃的TiN层所组成的第一层阻挡层I。在该第一层阻挡层I上，通过物理气相沉积方法，生长一层铝硅铜作为金属层2 (金属层2的厚度为1000埃，Cu含量0.5±0.07%, Si含量1±0.1%)。然后，在金属层2上，通过物理气相沉积方法生长一层由350埃的Ti层和在Ti层上形成的400埃的TiN层所组成的第二层阻挡层3后，采用金属有机化学气相沉积方法进行金属钨4填充肖特基通孔，形成填充后的通孔后，采用干法刻蚀进行金属钨4回刻，刻蚀至第二层阻挡层即止。对于形成的肖特基通孔，采用通孔加反偏电压方法，进行检测，结果显示，该肖特基的漏电电流有明显减小(如图9中的B所示)。实施例2采用干法刻蚀，刻蚀出高宽比为3.7:1的肖特基通孔，通过物理气相沉积方法在肖特基通孔的两侧、内壁以及底部生长一层由200埃的Ti层和在Ti层上形成的200埃的TiN层所组成的第一本文档来自技高网...

【技术保护点】
一种肖特基通孔的制作工艺方法，其特征在于，包括步骤：（1）肖特基通孔的刻蚀；（2）在肖特基通孔的两侧、内壁以及底部形成第一层阻挡层；（3）在第一层阻挡层之上形成金属层；（4）在金属层之上，形成第二层阻挡层；（5）金属钨填充肖特基通孔；（6）回刻金属钨。

【技术特征摘要】
1.一种肖特基通孔的制作工艺方法，其特征在于，包括步骤: (I)肖特基通孔的刻蚀； (2 )在肖特基通孔的两侧、内壁以及底部形成第一层阻挡层； (3)在第一层阻挡层之上形成金属层； (4)在金属层之上，形成第二层阻挡层； (5)金属钨填充肖特基通孔； (6)回刻金属鹤。2.如权利要求1所述的方法，其特征在于:所述步骤(I)中，刻蚀的方法，包括:干法刻蚀或湿法刻蚀；肖特基通孔的高宽之比为3:1?4:1。3.如权利要求1所述的方法，其特征在于:所述步骤(2)中，第一层阻挡层的材质包括:由钛层和位于钛层上方的氮化钛层所形成的第一层阻挡层。4.如权利要求3所述的方法，其特征在于:所述钛层，经采用物理溅射成膜工艺形成，钛层的厚度为10?800埃，溅射温度为10?500°C，压力为I?IOtorr ； 所述氮化钛层，经采用金属有机化学气相沉积工艺形成，氮化钛层的厚度10?500埃，溅射温度为10?500°C，压力为I?IOtorr。5.如权利要求1所述的方法，其特征在于:所述步骤(3)中，金属层包括:铝硅铜所形成的金属层。6.如权利要求5...

【专利技术属性】
技术研发人员：费强，刘善善，徐俊杰，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：