用可变存储单元状态定义的非易失性存储器件和操作方法技术

本发明专利技术涉及使用可变存储单元状态定义的非易失性存储器件和操作方法。一种操作非易失性存储器件的方法包括连续地编程存储单元而不物理擦除该存储单元。每次对存储单元的连续编程使用不同的擦除状态区来指示该存储单元的擦除状态。

【技术实现步骤摘要】
相关申请的交叉引用本专利申请要求于2012年8月10日提交的韩国专利申请第10-2012-0087834号的优先权，其全部内容通过引用合并于此。
本专利技术构思涉及半导体存储器件和对半导体存储器件编程的方法。更具体地，本专利技术构思涉及包括非易失性存储单元的半导体存储器件以及用于该半导体存储器件的编程方法。在特定实施例中，本专利技术构思涉及具有非易失性存储单元的三维(3D)存储单元阵列的半导体存储器件和用于该半导体存储器件的编程方法。
技术介绍
通常可以根据半导体存储器件的工作性质将半导体存储器件分类为易失性的或非易失性的。易失性存储器件在没有施加电力时丢失存储的数据，而非易失性存储器件即使在不再施加电力时也能保持存储的数据。存在各种非易失性存储器件，包括例如掩膜型只读取存储器(mask read-onlymemory, MR0M)、可编程只读取存储器(PROM)、可擦除可编程只读取存储器(EPROM)和电可擦除可编程只读取存储器(EEPR0M)。闪速存储器是一种具体类型的EEPR0M，其已被采用以在多种多样的数字系统中使用，如计算机、蜂窝电话、PDA、数码相机、摄像录像机、话音记录器、MP3播放器、手持PC、游戏机、传真机、扫描仪、打印机等等。使闪速存储器在现代电子设备中被广泛使用的一个因素是其高数据密度。数据密度可以被理解为存储器件或存储系统所占用的每单位面积能够存储的数字数据比特的数量。近来对于进一步增加诸如闪速存储器件的非易失性存储器件的数据密度的努力已经导致所谓的多电平存储单元(mult1-level memory cell,MLC)以及相关的编程技术的发展和使用。一般使用术语“多电平存储单元”或“MLC”来表示能够存储(具体来说是意图存储)多于一个比特的二进制数据的一类非易失性存储单元。相反，“单电平存储单元”或“SLC (single-level memory cell)”被设计为,具体来说是可操作以存储仅仅一比特的二进制数据(例如，“I”或“O”)。在某些应用中，MLC和SLC之间的区别更多的涉及应用于存储单元的具体的编程、擦除和/或读取技术，而不是存储单元的物理结构。尽管如此，提供具有MLC而非SLC的非易失性存储单元阵列已经导致总体数据密度的显著增加。最近进一步增加诸如闪速存储器件的非易失性存储器件的数据密度的其他努力已经导致所谓的三维(3D)存储单元阵列的发展。历史上，存储单元阵列被实现为存储单元、字线和位线的平面(2D)排列。然而，3D存储单元阵列本质上是堆叠多个2D存储单元阵列，从而提高了作为结果的结构的数据密度。传统上理解特定类型的非易失性存储单元在被编程和/或擦除超过规定循环数量后会经历操作压力(operational stress)或疲劳。这种“损耗的(worn)”非易失性存储单元不能可靠地存储和提供数据。
技术实现思路
在一个实施例中，本专利技术构思提供一种用于包括主区域和缓存区域的非易失性存储器的编程方法，该方法包括:根据擦除状态和编程状态之一使用单比特编程操作在缓存区域的非易失性存储单元中编程第一数据；使存储在该非易失性存储单元中的第一数据无效；以及之后重新定义擦除状态。在另一个实施例中，本专利技术构思提供一种非易失性存储器件的操作方法，该方法包括；使用一组第一到第M擦除状态当中的第N擦除状态、以及一组第一到第M编程状态当中的第N编程状态，在非易失性存储单元中编程第一数据，其中，“N”是范围从I到M的整数；确定对非易失性存储单元发生了擦除重新定义事件；将第N擦除状态重新定义为第(N+1)擦除状态；将第N编程状态重新定义为第(N+1)编程状态；以及在非易失性存储单元中编程第一数据之后，在物理擦除该非易失性存储单元之前，根据第(N+1)擦除状态和第(N+1)编程状态在非易失性存储单元中编程第二数据。在另一个实施例中，本专利技术构思提供一种用于非易失性存储器件的操作方法，包括:对非易失性存储单元进行连续编程而不物理地擦除该存储单元，其中，对存储单元的每次连续编程使用相应地扩展的擦除状态区来指示该存储单元的擦除状态。在另一个实施例中，本专利技术构思提供一种非易失性存储器，包括:第一存储器，其包括根据多条字线和多条位线排列的非易失性存储单元的阵列；以及第二存储器，其存储第一存储器的非易失性存储单元的状态信息，该状态信息定义具有第一擦除状态区的第一擦除状态和具有比第一擦除状态区宽的第二擦除状态区的第二擦除状态。在另一个实施例中，本专利技术构思提供一种非易失性存储器，包括:控制逻辑，其响应于状态信息控制第一编程操作和第二编程操作的连续执行；非易失性存储单元的存储单元阵列；以及电压生成器，其在控制逻辑的控制下操作，在第一编程操作期间提供第一编程电压以根据第一擦除状态编程被选非易失性存储单元，并且在第二编程操作期间提供高于第一编程电压的第二编程电压以根据不同于第一擦除状态的第二擦除状态编程被选非易失性存储单元。在另一个实施例中，本专利技术构思提供一种存储系统，包括:非易失性存储器件；以及控制器，其被配置成根据所存储的状态信息控制非易失性存储器件的操作，其中，状态信息为非易失性存储器件的非易失性存储单元定义具有第一擦除状态区的第一擦除状态和具有比第一擦除状态区宽的第二擦除状态区的第二擦除状态，该控制器还被配置成进行控制以使用第一擦除状态针对被选非易失性存储单元执行第一编程操作、以及使用第二擦除状态针对非易失性存储单元执行第二编程操作，在第一编程操作之后，在被选非易失性存储单元的物理擦除之前，第二编程操作连续地执行。【附图说明】下面将参照附图描述本专利技术构思的特定实施例。图1是图示在非易失性存储器件的缓存区域中执行的擦除操作的框图。图2是图示根据本专利技术构思的一些实施例的非易失性存储器件的框图。图3是图示可以结合到图2的非易失性存储器件中的三维(3D)存储单元阵列的一个可能的例子的透视图。图4是进一步图示图3的3D存储单元阵列的一个存储块的透视截面图。图5是图4的存储块的等效电路图。图6是概述根据本专利技术构思的实施例的非易失性存储器件的操作方法的流程图。图7是概述根据本专利技术构思的另一个实施例的非易失性存储器件的操作方法的流程图。包括图8A、图8B和图8C的图8是进一步图示根据本专利技术构思的实施例的特定控制方法的概念图。图9是概述根据本专利技术构思的再一个实施例的非易失性存储器件的操作方法的流程图。图10是进一步图示图9的流程图中扩展擦除状态区的步骤的一个例子的流程图。图11是进一步图示图9的流程图中擦除存储单元的步骤的一个例子的流程图。图12是进一步图示根据本专利技术构思的实施例的重新定义擦除状态区的特定方法的概念图。图13是图示可以在本专利技术构思的特定实施例中用于编程非易失性存储单元的可能的编程电压和验证电压的电压图。图14是进一步图示根据本专利技术构思的实施例的特定编程方法的概念图。图15是进一步图示根据本专利技术构思的实施例的特定编程方法的概念图。图16是图示根据本专利技术构思的实施例的非易失性存储器件的框图。图17是图示根据本专利技术构思的另一个实施例的非易失性存储器件的框图。图18是图示根据本专利技术构思的实施例的存储系统的框图。图19是图示根据本专利技术构思的特定实施例的存储系统的框图。图20是图示根据本专利技术构思的特定实施例的固本文档来自技高网...

【技术保护点】
一种非易失性存储器的编程方法，该非易失性存储器包括主区域和缓存区域，所述方法包括：根据擦除状态和编程状态之一，使用单比特编程操作在缓存区域的非易失性存储单元中编程第一数据；使存储在非易失性存储单元中的第一数据无效；并且之后，重新定义擦除状态。

【技术特征摘要】
2012.08.10 KR 10-2012-0087834;2012.12.27 US 13/721.一种非易失性存储器的编程方法，该非易失性存储器包括主区域和缓存区域，所述方法包括: 根据擦除状态和编程状态之一，使用单比特编程操作在缓存区域的非易失性存储单元中编程第一数据； 使存储在非易失性存储单元中的第一数据无效；并且之后， 重新定义擦除状态。2.如权利要求1所述的方法，其中，重新定义擦除状态包括:将指示擦除状态的第一擦除阈值电压分布扩展到指示重新定义的擦除状态的第二擦除阈值电压分布。3.如权利要求2所述的方法，其中，所述第二擦除阈值电压分布包含第一擦除阈值电压分布和指示编程状态的编程阈值电压分布。4.如权利要求3所述的方法，还包括: 通过将指示编程状态的第一编程阈值电压分布改变为高于第一编程阈值电压分布且指示重新定义的编程状态的第二编程阈值电压分布，来重新定义编程状态。5.如权利要求4所述的方法，还包括: 在非易失性存储单元中编程第一数据之后，在物理擦除该非易失性存储单元之前，根据重新定义的擦除状态和重新定义的编程状态之一，使用单比特编程操作在该非易失性存储单元中编程第二数据。6.如权利要求4所述的方法，还包括: 将读取电压从区分第一擦除阈值电压分布和第一编程阈值电压分布的第一电平重新定义为区分第二擦除阈值电压分布和第二编程阈值电压分布的第二电平。7.如权利要求4所述的方法，还包括: 将编程电压从用于在单比特编程操作期间将非易失性存储单元编程到第一编程阈值电压分布的第一电平重新定义为用于将非易失性存储单元编程到第二编程阈值电压分布的第二电平。8.如权利要求4所述的方法，还包括: 将编程验证电压从区分第一擦除阈值电压分布和第一编程阈值电压分布的第一电平重新定义为区分第二擦除阈值电压分布和第二编程阈值电压分布的第二电平。9.如权利要求1所述的方法，其中，所述非易失性存储器还包括存储非易失性存储单元的状态信息的元区域。10.如权利要求9所述的方法，其中，重新定义擦除状态包括:在元区域中更新非易失性存储单元的状态信息。11.如权利要求1所述的方法，其中，使存储在非易失性存储单元中的第一数据无效在以下情况中的至少一个时发生: 第一数据被传送到主区域中的另一个非易失性存储单元， 第一数据被复制到另一个非易失性存储单元， 第一数据从所述非易失性存储单元合并到缓存区域中的另一个非易失性存储单元，以及 在第一数据中检测到错误。12.如权利要求1所述的方法，其中，通过非易失性存储单元的不同的存储单元阵列分离地提供主区域和缓存区域。13.一种非易失性存储器件的操作方法，该方法包括: 使用一组第I到第M擦除状态当中的第N擦除状态、以及一组第I到第M编程状态当中的第N编程状态在非易失性存储单元中编程第一数据，其中，“N”是范围从I到M的整数； 确定对于该非易失性存储单元发生了擦除重新定义事件； 将第N擦除状态重新定义为第(N+1)擦除状态； 将第N编程状态重新定义为第(N+1)编程状态；以及 在非易失性存储单元中编程第一数据之后，在物理擦除该非易失性存储单元之前，根据第(N+1)擦除状态和第(N+1)编程状态在该非易失性存储单元中编程第二数据。14.如权利要求13所述的方法，其中，将第N擦除状态重新定义为第(N+1)擦除状态以及将第N编程状态重新定义为第(N+1)编程状态在确定发生了擦除重新定义事件之后执行。15.如权利要求13所述的方法，其中，响应于第一编程命令执行第一数据的编程，并且响应于在第一编程命令之后接收的第二编程命令执行第二数据的编程，并且 仅在接收第二编程命令之后执行将第N擦除状态重新定义为第(N+1)擦除状态以及将第N编程状态重新定义为第(N+1)编程状态。16.如权利要求13所述的方法，其中，指示第(N+1)擦除状态的第(N+1)擦除阈值电压分布比指示第N擦除状态的第N擦除阈值电压分布宽。17.如权利要求16所述的方法，其中，所述第(N+1)擦除阈值电压分布包含第N擦除阈值电压分布和指示第N编程状态的第N编程阈值电压分布。18.一种非易失性存储器件的操作方法，包括: 连续地编程非易失性存储单元而不物理擦除该存储单元，其中，对存储单元的每次连续编程使用相应地扩展的擦除状态区来指示该存储单元的擦除状态。19.如权利要求18所述的方法，其中，每个扩展的擦除状态区包含在该存储单元的紧邻的前一次编程期间指示该存储单元的编程状态的编程状态区。20.如权利要求19所述的方法，还包括: 仅仅当扩展的擦除状态区达到最大的大小时才物理地擦除存储单元。21.如权利要求19所述的方法，还包括: 对于所述存储单元的每次连续编程，递增该存储单元的擦除状态扩展计数；以及 通过将擦除状态扩展计数与参考值进行比较来确定扩展的擦除状态区是否达到最大的大小。...

【专利技术属性】
技术研发人员：郭东勋，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：