一种非易失性高速存储单元，其存储器及其内部数据转存的控制方法技术

本发明专利技术提供一种非易失性高速存储单元、包括该非易失性高速存储单元的存储器及其内部数据转存的控制方法，该非易失性高速存储单元包括双稳态锁存电路、非易失性存储电路和载入控制开关，该非易失性存储电路包括第一晶体管、可编程的第二晶体管和第三晶体管。该非易失性高速存储单元存取速度快，控制流程短，结构简单，能够很好地解决现有技术中存在的问题，而且在不进行“编程”或“载入”时，只有绝缘的栅极控制端FG连接到双稳态锁存电路，易失性存储单元与非易失性存储单元的隔离性能好。

A nonvolatile high-speed memory cell, a memory, and a method for controlling its internal data transfer

The present invention provides a nonvolatile high-speed storage unit, including storage control method of the non-volatile storage unit in high speed and its internal data dump, the non-volatile memory unit includes high speed bistable latch circuit, nonvolatile memory circuit and load control switch, the nonvolatile the storage circuit includes a second transistor and a third transistor, a first transistor programmable. The nonvolatile storage unit in high speed quick access control, short process, simple structure, can well solve the problems in the prior art, and in the \programming\ or \load\, only insulated gate control terminal FG is connected to the bistable latch circuit, nonvolatile memory cell with a nonvolatile memory cell with good isolation performance.

【技术实现步骤摘要】

本专利技术涉及一种半导体存储器，尤其涉及包括易失性存储单元的非易失性存储器。
技术介绍
现有半导体存储器中，主要使用两种类型的存储器，易失性(volatile)存储器和非易失性(non-volatile)存储器。非易失性存储器常见的有只读存储器(read-onlymemory, ROM),例如可擦可编程只读存储器(electrically programmable read-onlymemory, EPROM)、电可擦可编程只读存储器(electrically erasable-programmableread-only memory, EEPR0M)、和快闪只读存储器(flash read-only memory)等，这些存储器不需要外部电源即可维持其所保存的数据。易失性存储器主要包括动态随机存取存储器(dynamic random access memory, DRAM)和静态随机存取存储器(static randomaccessmemory, SRAM)，这些存储器的写入速度较非易失性存储器快，因此一般用于暂存高速处理的数据。于非易失性存储器不同，易失性存储器在没有供电的情况下，数据不能保存，因此在长时间维持数据时，需要外部电源供电。【引用文献I】:美国专利号5065362【引用文献2】:中国专利申请号200910170438.3随着科技的发展，数据的传输速度有了很大的提高，为了实现既能长久保存数据，又能快速地将数据保存而不影响系统的处理速度，最初提出了将一块非易失性存储器和一块易失性存储器结合到一起使用，主要是做法是首先利用易失性存储器将系统的数据保存起来，然后在辅助电源的供电下，再将易失性存储器的数据转存到非易失性存储器中。后来，发现在数据转存的过程中，需要先擦除非易失性存储器中的数据，耗时较长，而且也要配置大容量的辅助电源，在辅助电源是电容的情况下，当系统的供电时间过短，而电容充电不足时，容易出现数据转存不完整或者失败的情况。针对这些缺陷，美国专利号为5065362的说明书公开了一种非易失性静态随机存取存储器(non-volatile static random accessmemory, NVSRAM)，如图1所示，其每一比特(bit)存储电路主要由三个部分组成，分别是双稳态锁存电路12构成的易失性存储单元和三晶体管电路14构成的非易失性存储单元。由于晶体管40c和42c在易失性存储单元工作时导通，没有将非易失性存储单元和易失性存储单元隔离开来。然而，两个非易失性存储单元和一个易失性存储单元构成一比特存储电路的方式，比较占用电路面积，不利于降低成本。为此，中国专利申请号200910170438.3的说明书公开了一种只用一个非易失性存储单元和一个易失性存储单元就能构成一比特存储电路的方案，如图2所不，该存储电路主要由双稳态锁存电路200,反相电路310和二晶体管电路320组成，晶体管T23的栅极电压受VSTR独立控制，可以很好地隔离非易失性存储单元和易失性存储单元。在从三晶体管电路320组成的非易失性存储单元载入数据到双稳态锁存电路200时，需要先将VCCI的电压接VSS电位，位线BT和BC设定在接地电位，然后通过将字线WL设定在高电位而将节点DT和DC放电到接地电位，放电后字线WL再设置到接地电位。接着开启晶体管T21和T23，将非易失性存储单元连接到易失性存储单元，通过设定T22的栅极电压VSE到高电位，就可以将非易失性存储单元的数据载入双稳态锁存电路200，即若T22导通，节点DC会被VCC充电至高电位，从而控制反相器310关闭晶体管Tll而打开晶体管T12将节点DC维持在接地电位；相反，若T22不导通，节点DC维持在接地电位，从而通过反相器将节点DT充电至高电位。从上述分析可见，图2所示的存储电路在载入非易失性存储单元的数据时涉及到非常多的控制信号，流程复杂，出故障的机率加大，而且还存在一个冲突问题:在节点DT和DC都被放电到接地电位后，若VCC、VRCL、VSE和VSTR同时设定到高电位，若T22导通，考虑到T22的响应时间，节点DT会先被充电至高电位，然后节点DC被充电至高电位，再反相器310的作用下再将节点DT放电至接地电位，此后VCCI接高电位双稳态锁存电路200才能进入稳态；即使VRCL、VSE和VSTR先于VCC设定到高电位，节点DT和DC也需要一段时间才能进入稳态，而且控制上更加复杂。可见该电路在载入数据时速度并不够理想。对于在外部供电断开时从易失性存储单元转存数据到非易失性存储单元，晶体管T22的栅极需要施加一个从接地电位到负电位，再到高电位，需要较复杂电荷泵电路。因此，如何提供一种更加节省电路面积，控制更简单，速度更快的非易失性存储器是本专利技术的研究课题。
技术实现思路
本专利技术提供一种非易失性高速存储单元，其包括双稳态锁存电路、非易失性存储电路和载入控制开关，该非易失性存储电路包括第一晶体管、可编程的第二晶体管和第三晶体管，所述第一晶体管包括:控制端，接受存储数据的控制电压；第一端，连接到双稳态锁存电路的第一稳态端；第二端；所述可编程的第二晶体管包括:控制端，连接到双稳态锁存电路的第二稳态端；第一端，连接到第一晶体管的第二端；第二端；所述第三晶体管包括:控制端，接受载入数据的辅助控制电压；第一端，连接到所述可编程的第二晶体管的第二端；第二端,连接到接地电位；所述载入控制开关的一端连接到双稳态锁存电路的第二稳态端，另一端连接到可编程的第二晶体管的第一端，其控制端接受载入数据的控制电压。进一步地，所述非易失性高速存储单元还包括第一预置位控制开关，所述第一预置位控制开关的一端连接到双稳态锁存电路的第一稳态端，另一端连接到接地电位，其控制端接受预置位的控制电压。进一步地，所述非易失性高速存储单元还包括第二预置位控制开关，所述第二预置位控制开关的一端连接到双稳态锁存电路的第二稳态端，另一端连接到高电位，其控制端接受预置位的控制电压。本专利技术还提供一种非易失性高速存储单元，其包括双稳态锁存电路和非易失性存储电路，所述非易失性存储电路包括第四晶体管、可编程的第五晶体管和第六晶体管，所述第四晶体管包括:控制端，接受存储数据的控制电压；第一端，连接到双稳态锁存电路的第一稳态端；第二端；所述可编程的第五晶体管包括:控制端，连接到双稳态锁存电路的第二稳态端；第一端，连接到第四晶体管的第二端；第二端；所述第六晶体管包括:控制端，接受载入数据的控制电压；第一端，连接到可编程的第五晶体管的第二端；第二端，连接到高电位。本专利技术还提供一种非易失性存储器，其特征在于，其包括多个上述的非易失性高速存储单元。本专利技术还提供一种存储器内部数据转存的控制方法，该存储器包括任一上述的非易失性高速存储单元，所述控制方法包括编程方法和载入方法，所述编程方法包括:变压步骤，将所述双稳态锁存电路的供电电压升高以满足编程；悬空步骤，通过将第三晶体管的控制端置接地电位关闭第三晶体管；编程步骤，通过往第一晶体管的控制端送入一个高压脉冲导通所述第一晶体管，所述可编程的第二晶体管根据其第一端和其控制端的电压执行编程；所述载入方法包括:置“ I”步骤，将所述双稳态锁存电路的第二稳态端置为高电位；导通步骤，通过将本文档来自技高网...

【技术保护点】
一种非易失性高速存储单元，其包括双稳态锁存电路、非易失性存储电路和载入控制开关，该非易失性存储电路包括第一晶体管、可编程的第二晶体管和第三晶体管，所述第一晶体管包括：控制端，接受存储数据的控制电压；第一端，连接到双稳态锁存电路的第一稳态端；第二端；所述可编程的第二晶体管包括：控制端，连接到双稳态锁存电路的第二稳态端；第一端，连接到第一晶体管的第二端；第二端；所述第三晶体管包括：控制端，接受载入数据的辅助控制电压；第一端，连接到所述可编程的第二晶体管的第二端；第二端，连接到接地电位；所述载入控制开关的一端连接到双稳态锁存电路的第二稳态端，另一端连接到可编程的第二晶体管的第一端，其控制端接受载入数据的控制电压。

【技术特征摘要】
1.一种非易失性高速存储单元，其包括双稳态锁存电路、非易失性存储电路和载入控制开关，该非易失性存储电路包括第一晶体管、可编程的第二晶体管和第三晶体管，所述第一晶体管包括: 控制端，接受存储数据的控制电压； 第一端，连接到双稳态锁存电路的第一稳态端；第二端 所述可编程的第二晶体管包括: 控制端，连接到双稳态锁存电路的第二稳态端； 第一端，连接到第一晶体管的第二端；第二端 所述第三晶体管包括: 控制端，接受载入数据的辅助控制电压； 第一端，连接到所述可编程的第二晶体管的第二端； 第二端，连接到接地电位； 所述载入控制开关的一端连接到双稳态锁存电路的第二稳态端，另一端连接到可编程的第二晶体管的第一端，其控制端接受载入数据的控制电压。2.根据权利要求1所述的非易失性高速存储单元，其特征在于，所述非易失性高速存储单元还包括第一预置位控制开关，所述第一预置位控制开关的一端连接到所述双稳态锁存电路的第一稳态端，另一端连接到接地电位，其控制端接受预置位的控制电压。3.根据权利要求1所述的非易失性高速存储单元，其特征在于，所述非易失性高速存储单元还包括第二预置位控制开关，所述第二预置位控制开关的一端连接到所述双稳态锁存电路的第二稳态端，另一端连接到高电位，其控制端接受预置位的控制电压。4.一种存储器，其特征在于，其包括多个如权利要求1-3任一所述的的非易失性高速存储单兀。5.一种存储器内部数据转存的控制方法，其特征在于，所述存储器包括多个如权利要求1-3任...

【专利技术属性】
技术研发人员：孙学进，
申请(专利权)人：珠海艾派克微电子有限公司，
类型：发明
国别省市：