基底穿孔的制造方法、硅穿孔结构及其电容控制方法技术

本发明专利技术公开了一种基底穿孔结构的制造方法、基底穿孔结构以及基底穿孔电容的控制方法。基底穿孔结构的制造方法包括下列步骤。提供基底，所述基底具有第一表面与第二表面。于基底的第一表面上形成沟槽。于沟槽中填入低电阻材料。于基底的第一表面上形成绝缘层。于基底的第一表面上形成开孔，其中开孔与沟槽的所在位置并不相同。于开孔的侧壁与底部以及第一表面的绝缘层上依序形成氧化物线路层、阻绝层以及导电种子层。以及，于开孔内填入导电材料。因此，基底穿孔结构可降低基板的噪音问题。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种基底穿孔结构的制造方法、基底穿孔结构以及基底穿孔电容的控制方法。基底穿孔结构的制造方法包括下列步骤。提供基底，所述基底具有第一表面与第二表面。于基底的第一表面上形成沟槽。于沟槽中填入低电阻材料。于基底的第一表面上形成绝缘层。于基底的第一表面上形成开孔，其中开孔与沟槽的所在位置并不相同。于开孔的侧壁与底部以及第一表面的绝缘层上依序形成氧化物线路层、阻绝层以及导电种子层。以及，于开孔内填入导电材料。因此，基底穿孔结构可降低基板的噪音问题。【专利说明】
本专利技术是有关于一种芯片堆叠技术，且特别是有关于一种基底穿孔的制作方法、基底穿孔结构以及基底穿孔电容的控制方法。
技术介绍
随着半导体技术不断进步，为了提高半导体元件的集成度以及满足高元件效能的需求，芯片堆叠技术开始蓬勃发展。其中，娃穿孔(through-silicon-via ;TSV)技术更被视为应用于三维集成电路(3D IC)技术的新一代连接导线(interconnect)。应用于集成电路立体堆叠的硅穿孔技术例如是先行在芯片的基底中形成高深宽比(aspect ratio)的开孔(hole),并于开孔中填入导体材料。然后,进行化学/机械研磨制程，将开孔外的导体材料移除。接着，将基底的背面移除一部分，以使基底的厚度变薄，并暴露出开孔中的导体材料。之后，将多个芯片以堆叠的方式接合在一起，并通过开孔中的导体材料而使这些芯片电性连接。由于硅穿孔技术会贯穿芯片基板，从而使堆叠的芯片能相互传递信号，如此作法与传统在基板表面上制作电路元件的电路布局技术大不相同。因此，硅穿孔技术也产生许多新的问题尚待解决，例如:如何精确控制与导电通孔(Via) —同出现的金氧半导体(metal oxide semiconductor ；M0S)电容元件、如何降低两个相邻导电通孔(Via)之间的信号干扰、如何消除基板间噪音等问题也随之产生。
技术实现思路
本专利技术提供一种基底穿孔结构的制造方法、基底穿孔结构以及基底穿孔电容的控制方法，其通过内含低电阻材料的沟槽使基底表面与底部的电位近乎相同，来精确控制导电通孔所产生的耦合电容等元件，改善基板噪音以及通电导孔之间的信号干扰问题。本专利技术提出一种基底穿孔的制造方法，包括下列步骤。提供基底，基底具有第一表面与第二表面。于基底的第一表面上形成沟槽。于沟槽中填入低电阻材料。于基底的第一表面上依序形成绝缘层。于基底的第一表面上形成开孔，其中开孔与沟槽的所在位置并不相同。于开孔的侧壁与底部以及第一表面的绝缘层上依序形成氧化物线路层、阻绝层以及导电种子层。以及，于开孔内填入导电材料。该沟槽的位置位于该至少一开孔的位置所对应的几何中心。于该至少一开孔内填入该导电材料后还包括下列步骤:在该基底的该第一表面上形成一基底连接孔，其中该基底连接孔与该沟槽的所在位置相同。在该基底的该第一表面上形成该基底连接孔后还包括:于该基底连接孔内填入该低电阻材料或该导电材料。该绝缘层为依序形成的第一氮化硅层、第一氧化硅层以及第二氮化硅层。于该沟槽中填入该低电阻材料包括下列步骤:在该基底的该第一表面上形成低电阻表层，其中该沟槽中被填入该低电阻表层的该低电阻材料；以及从该第一表面移除该低电阻表层。该低电阻材料包括P型硅、η型硅或导电金属。该导电材料为铜。于该至少一开孔内填入该导电材料的方法包括电化学电镀(electrochemicalPlating ；ECP)制程或化学机械研磨制程(chemical mechanical polishing, CMP)。该沟槽或该至少一开孔的直径为0.1nm到3mm之间。该沟槽或该至少一开孔的直径为Ium到30um之间。该沟槽对应该至少一开孔的深度比例为0.1%到99.9%。该沟槽对应该至少一开孔的深度比例为70%到99.9%。本专利技术提出一种基底穿孔结构，此基底穿孔结构包括基底、沟槽、低电阻材料、绝缘层、至少一个开孔、氧化物线路层、阻绝层、导电种子层以及导电材料。基底具有第一表面与第二表面。沟槽位于基底的第一表面上。低电阻材料填于沟槽中。绝缘层则于基底的第一表面上。至少一个开孔位于基底的第一表面上，其中所述开孔与沟槽的所在位置并不相同。氧化物线路层、阻绝层以及导电种子层依序位于开孔的侧壁与底部以及第一表面的绝缘层上。导电材料则填于所述开孔内。该沟槽的位置位于该至少一开孔位置相对应的几何中心。还包括:基底连接孔，位于该基底的该第一表面上，其中该基底连接孔与该沟槽的所在位置相同。该基底连接孔内包括该低电阻材料或该导电材料。该低电阻材料包括P型硅、η型硅或导电金属。该导电材料为铜。该绝缘层为依序形成的第一氮化硅层、第一氧化硅层以及第二氮化硅层。该沟槽或该至少一开孔的直径为0.1nm到3mm之间。该沟槽或该至少一开孔的直径为Ium到30um之间。该沟槽对应该至少一开孔的深度比例为0.1 %到99.9%。该沟槽对应该至少一开孔的深度比例为70 %到99.9 %。 本专利技术提出一种基底穿孔结构，此基底穿孔结构包括基底、绝缘体、沟槽以及多个开孔。基底具有第一表面与第二表面。绝缘层位于基底的第一表面上。沟槽位于基底的第一表面上，且沟槽填入低电阻材料。这些开孔位于基底的第一表面上，其中所述开孔与所述沟槽的所在位置并不相同，且所述开孔填入导电材料。其中，所述沟槽的所在位置位于所述开孔的位置的几何中心。当该些开孔的数量为4且该些开孔为矩形设置时，该沟槽设置于由该些开孔形成之该矩形的几何中心。当该些开孔的数量为2时，该沟槽设置于由该些开孔形成之直线的中间位置。该些开孔的侧壁及底部由内而外依序配置导电材料、导电种子层、阻绝层以及氧化物线路层。本专利技术提出一种基底穿孔电容的控制方法，其包括下列步骤。提供基底以及基底穿孔电容，所述基底具有第一表面与第二表面，其中所述基底的第一表面上形成至少一开孔，且所述开孔的侧壁由内而外依序配置导电材料、导电种子层、阻绝层以及氧化物线路层，以形成所述基底穿孔电容。施加第一电压至所述开孔的导电材料。以及，施加第二电压至所述基底，以控制所述基底穿孔电容。还包括下列步骤:于该基底的该第一表面上形成沟槽，其中该至少一开孔与该沟槽的所在位置并不相同；该沟槽中填入低电阻材料；以及通过该沟槽施加该第二电压至该基底。该沟槽的位置位于该至少一开孔的位置所对应的几何中心。还包括下列步骤:在该基底的该第一表面上形成一基底连接孔，且于该基底连接孔内填入该低电阻材料或该导电材料，其中该基底连接孔与该沟槽的所在位置相同；以及通过该基底连接孔以及该沟槽施加该第二电压至该基底。基于上述，本专利技术实施例之基底穿孔的制造方法及其结构能够通过内含低电阻材料的沟槽而使基底表面与底部的电位近乎相同，从而精确控制硅基底表面至其底部的电位，并使位于开孔侧壁当中的金氧半导体(MOS)电容元件可被精确控制，避免从硅基底表面施加的电位因硅基底内电阻值而衰减，改善基板噪音以及通电导孔之间的信号干扰问题。为让本专利技术之上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。【专利附图】【附图说明】图1至图12是依据本专利技术第一实施例的基底穿孔结构的制造方法的流程示意图。图13A到13C是依据本专利技术实施例中开孔与沟槽的相应位置示意图。图14至图20是本文档来自技高网...

【技术保护点】
一种基底穿孔的制造方法，其特征在于，包括：提供基底，该基底具有第一表面与第二表面；于该基底的该第一表面上形成沟槽；于该沟槽中填入低电阻材料；于该基底的该第一表面上形成绝缘层；于该基底的该第一表面上形成至少一开孔，其中该至少一开孔与该沟槽的所在位置并不相同；于该至少一开孔的侧壁与底部以及该第一表面上方的该绝缘层上依序形成氧化物线路层、阻绝层及导电种子层；以及于该至少一开孔内填入导电材料。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：陈迩浩，林哲歆，顾子琨，
申请(专利权)人：财团法人工业技术研究院，
类型：发明
国别省市：