金属互连结构及其制作方法技术

一种金属互连结构及其制作方法，其中制作方法包括：首先提供具有目标电连接区域的半导体衬底；接着在所述半导体衬底上形成图形化的无定形碳层或光刻胶层，所述图形化的无定形碳层或光刻胶层包括垂直相连的第一区域与第二区域；之后在所述半导体衬底上形成金属层；然后回蚀所述金属层，保留所述图形化的无定形碳层或光刻胶层侧墙的所述金属层，去除其它区域的所述金属层，保留的所述金属层对应目标电连接区域；再接着去除所述图形化的无定形碳层或光刻胶层以形成金属互连线图案；最后在所述金属互连线图案间填充介电材质以形成金属互连结构。本发明专利技术的技术方案，提供了一种寄生电容小、且导电性好的金属互连结构。

【技术实现步骤摘要】
【专利摘要】一种，其中制作方法包括：首先提供具有目标电连接区域的半导体衬底；接着在所述半导体衬底上形成图形化的无定形碳层或光刻胶层，所述图形化的无定形碳层或光刻胶层包括垂直相连的第一区域与第二区域；之后在所述半导体衬底上形成金属层；然后回蚀所述金属层，保留所述图形化的无定形碳层或光刻胶层侧墙的所述金属层，去除其它区域的所述金属层，保留的所述金属层对应目标电连接区域；再接着去除所述图形化的无定形碳层或光刻胶层以形成金属互连线图案；最后在所述金属互连线图案间填充介电材质以形成金属互连结构。本专利技术的技术方案，提供了一种寄生电容小、且导电性好的金属互连结构。【专利说明】
本专利技术涉及半导体制造领域，尤其涉及一种。
技术介绍
金属互连结构，是半导体器件不可或缺的结构。在半导体制造过程中，形成的金属互连结构的质量对半导体器件的性能及半导体制造成本有很大影响。金属互连结构，包括金属互连线图案及填充在其间的介电材质。两层金属互连结构的金属互连线图案间、或某层金属互连结构的金属互连线与其它金属层之间存在寄生电容，该寄生电容不利于半导体器件的性能，过大甚至会导致介电层被击穿。现有技术中，为了降低介电层的寄生电容，一般采用介电常数小的材质作为介电层。行业内，介电常数小的材质可以选择低K材质(介电常数2.0 < k < 4.0)或超低K材质(介电常数k〈2.0)。然而该些材质，由于其比较松软，机械强度差，在形成大的深宽比的沟槽时，易出现开口尺寸小，沟槽内尺寸大的问题，在其内填充导电材质时会出现底部出现空洞(Void)，这也会导致形成的金属互连结构的导电性变差。针对上述问题，本专利技术提出一种新的金属互连结构的制作方法加以解决。
技术实现思路
本专利技术解决的问题是提出一种新的，以提供一种寄生电容小、且导电性好的金属互连结构。为解决上述问题，本专利技术提供一种金属互连结构的制作方法，包括:提供具有目标电连接区域的半导体衬底；在所述半导体衬底上依次形成图形化的无定形碳层或光刻胶层，所述图形化的无定形碳层或光刻胶层包括垂直相连的第一区域与第二区域；在所述半导体衬底上形成金属层；回蚀所述金属层，保留所述图形化的无定形碳层或光刻胶层侧墙的所述金属层，去除其它区域的所述金属层，保留的所述金属层对应目标电连接区域；去除所述图形化的无定形碳层或光刻胶层以形成金属互连线图案；在所述金属互连线图案间填充介电材质以形成金属互连结构。可选地，所述目标电连接区域为前层金属互连结构的导电插塞。可选地，所述第一区域为一个，所述第二区域为一个以上(包含一个)。可选地，所述金属层的材质为铝。可选地，所述金属层的材质为氮化铜，回蚀所述金属层步骤后，去除所述图形化的无定形碳层或光刻胶层以形成金属互连线图案步骤前，对侧墙的所述金属层进行热处理使得氮化铜变为铜。可选地，所述热处理的温度范围为100-300摄氏度。可选地，去除所述图形化的无定形碳层或光刻胶层为灰化法。可选地，所述灰化采用的气体为CO2与CO的混合气体、N2与H2的混合气体中的至少ー种。可选地，在所述金属互连线图案间所填充的介电材质的介电常数k〈2. O。可选地，所述目标电连接区域形成在介电常数k〈2.0的介电材质中。基于上述制作方法，本专利技术还提供了一种新的金属互连结构。与现有技术相比，本专利技术具有以下优点：针对介电层采用低K材质或超低K材质可能出现的导电材质填充效果不佳造成导电性变差问题，本专利技术提出降低金属连接结构的金属互连线图案的面积或称尺寸，換言之，降低电容上下极板的面积，上述方案是通过自对准双重图案エ艺（Self aligned Double Patterning)实现的,具体地：首先在具有目标电连接区域的半导体衬底上形成图形化的无定形碳层或光刻胶层，所述图形化的无定形碳层或光刻胶层包括垂直相连的第一区域与第二区域；接着在所述半导体衬底上形成金属层；然后回蚀所述金属层，保留所述图形化的无定形碳层或光刻胶层侧墙的所述金属层，去除其它区域的所述金属层；之后去除所述图形化的无定形碳层或光刻胶层以形成金属互连线图案；可以看出，上述方法采用了侧墙构图技术（Spacer Patterning),克服了在形成沟槽过程中需要的光刻エ艺由于自身衍射现象造成的沟槽尺寸极限，进而降低了形成寄生电容上下极板的面积，更重要地，由于上下极板的尺寸进行了减小，这使得上下极板有可能出现不对准的情况，这能进ー步降低寄生电容。可选方案中，所述第一区域为ー个，所述第二区域为两个及其以上，这使得形成的金属互连线图案为蛇形，满足某些对金属互连结构的使用需求。可选方案中，在所述金属互连线图案间所填充的介电材质的介电常数k〈2.0，由于金属互连线图案已经形成，因而在其内填充超低K的介电材质能进ー步降低寄生电容。【专利附图】【附图说明】图I是本专利技术实施例一提供的金属互连结构的制作方法流程图；图2是图I流程中提供的半导体衬底的立体结构示意图；图3是图2中沿I - I线的剖视结构示意图；图4至图5是依据图I中流程形成的金属互连结构的两个中间结构的立体结构示意图；图6是图5中沿II - II线的剖视结构示意图；图7是依据图I中流程形成的金属互连结构的再一个中间结构的立体结构示意图；图8是图7中沿III - III线的剖视结构示意图；图9是依据图I中流程形成的金属互连结构的最終结构的立体结构示意图；图10是图9中沿IV - IV线的剖视结构示意图；图11是图9的俯视结构示意图；图12是本专利技术实施例ニ提供的金属互连结构的示意图。【具体实施方式】为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的【具体实施方式】做详细的说明。由于本专利技术重在解释原理，因此，未按比例制图。本专利技术提出的金属互连结构的制作方法，属于半导体领域的后段制程，因而，以下实施例以在前层金属互连结构的上形成与之电连接的金属互连结构为例，详细介绍本专利技术的制作方法。实施例一首先结合图1的流程图，执行步骤S11，提供半导体衬底，所述半导体衬底上具有目标电连接区域。其中，该目标电连接区域为金属互连结构中前层的导电插塞。其它实施例中，该目标电连接区域也可以为与晶体管的源极、栅极或漏极直接电连接的导电插塞。参见图2所示，本实施例一中，基底可以为硅、锗或硅锗等，其上形成有多种有源、无源器件。有源器件例如为平面晶体管M0S，其结构包括源极、漏极、源极与漏极之间的沟道区上依次形成有栅极绝缘层、栅极。其它实施例中，该MOS晶体管也可以为沟槽型MOS晶体管(Trench MOS)。MOS晶体管的源极、漏极、栅极上还可以形成有金属硅化物以减小接触电阻。大部分情况下，有源、无源器件需经过多层金属互连结构与其它器件或控制电路形成电连接，以实现各自功能。例如，MOS晶体管通过8层金属互连结构与位线、字线等相连，在8层金属互连结构之间，具体地，MOS晶体管与第一层金属图案(Metal I)之间、各层金属图案(Metal I,Metal 2，......)之间通过导电插塞实现互连。继续参照图2所示,导电插塞31为本实施例一的目标电连接区域,该导电插塞31形成在层间介电层30 (优选超低K材质)中，与前层金属图案(未图示)相连，因而，也称前层的导电插塞31 ;包含前层的导电插塞31的基本文档来自技高网...

【技术保护点】
一种金属互连结构的制作方法，其特征在于，包括：提供具有目标电连接区域的半导体衬底；在所述半导体衬底上形成图形化的无定形碳层或光刻胶层，所述图形化的无定形碳层或光刻胶层包括垂直相连的第一区域与第二区域；在所述半导体衬底上形成金属层；回蚀所述金属层，保留所述图形化的无定形碳层或光刻胶层侧墙的所述金属层，去除其它区域的所述金属层，保留的所述金属层对应目标电连接区域；去除所述图形化的无定形碳层或光刻胶层以形成金属互连线图案；在所述金属互连线图案间填充介电材质以形成金属互连结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：张海洋，伍强，顾一鸣，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：