在半导体芯片器件中的集成缺陷检测及定位系统和方法技术方案

本发明专利技术涉及在半导体芯片器件中的集成缺陷检测及定位系统和方法。实施例涉及用于半导体芯片中的缺陷检测和定位的系统和方法。在一个实施例中，多个寄存器被布置在半导体芯片中。寄存器的具体数目能够根据所期定位水平而改变，并且该多个寄存器在几何学上分布从而在整个芯片区域或者所期芯片区域诸如中央有源区域之上的缺陷检测和定位在实施例中得以实现。在操作中，缺陷检测和定位例程能够在加电或者其它阶段期间与其它正常的芯片功能并行地运行。在实施例中，寄存器能够是多功能的，因为当不被用于缺陷检测和定位时，它们能够被用于芯片的其它操作功能，并且反之亦然。实施例由此提供快速的局部缺陷检测。

【技术实现步骤摘要】
在半导体芯片器件中的集成缺陷检测及定位系统和方法
本专利技术一般地涉及缺陷检测并且更加具体地涉及用于识别和定位半导体芯片器件中的裂纹、缺口和其它物理缺陷的集成缺陷检测系统和方法。
技术介绍
在半导体芯片制造中，在单一半导体晶圆上形成大数目的个体半导体芯片器件。在以后的制造阶段中，诸如通过切割、锯切、激光切削或者某种其它物理分离技术，个体器件被从晶圆分离。无论利用这些实例技术还是其它技术，分离都能够通过引起裂纹、缺口或者其它物理损坏或者缺陷而损坏个体半导体芯片的某个百分比。还能够由其它加工和处理或者由其它原因诸如清洁或者封装引起损坏或者缺陷。损坏的具体位置和效应可能是不可预测的。虽然某些这种损坏能够是微小的，但是某些半导体芯片将遭受足以使得它们完全地不可操作的损坏。其它的半导体芯片可以起初运行但是或者在生产线末端（end-of-line）测试期间或者更差地在使用器件期间遭受使得它们失效的缺陷，从而缩短它的寿命。
技术实现思路
实施例涉及用于半导体器件的缺陷检测系统和方法。在一个实施例中，一种半导体芯片缺陷检测和定位系统包括：相互隔开并且被信号线相互耦接的多个寄存器；和被耦接到该多个寄存器并且被配置为基于信号是否通过该多个寄存器中的一个或者多个传播而确定在芯片中的缺陷的存在和位置的逻辑电路。在一个实施例中，一种方法包括：使得信号通过被至少一条信号线相互耦接并且被从半导体芯片中的另一个隔开的多个寄存器传播；根据信号是否通过该多个寄存器沿着该至少一条信号线传播而确定半导体芯片中的缺陷的存在和位置。在一个实施例中，一种器件包括：用于使得信号通过在半导体芯片中相互隔开并且被至少一条信号线相互耦接的多个寄存器传播的装置；用于基于信号是否通过该多个寄存器传播而确定在半导体管芯的至少一个部分中的缺陷的存在和位置的装置。附图说明考虑到结合附图的本专利技术的各种实施例的以下详细说明，可以更加完全地理解本专利技术，其中：图1是根据一个实施例的半导体晶圆的图表。图2是根据一个实施例的半导体芯片中的裂纹的放大照片。图3A是包括根据一个实施例的缺陷检测系统的半导体芯片的框图。图3B是包括根据一个实施例的缺陷检测系统的半导体芯片的框图。图3C是包括根据一个实施例的缺陷检测系统的半导体芯片的框图。图4A是包括根据一个实施例的缺陷检测系统的半导体芯片的框图。图4B是根据一个实施例的半导体芯片缺陷检测系统的一个部分的框图。图4C是根据一个实施例的半导体芯片缺陷检测系统的框图。图5是根据一个实施例的半导体芯片缺陷检测系统的框图。图6是根据一个实施例的半导体芯片缺陷检测系统测试例程的流程图。图7是包括根据一个实施例的缺陷检测部分的半导体芯片的框图。图8是根据一个实施例的半导体芯片缺陷检测系统测试例程的流程图。图9是包括根据一个实施例的缺陷检测部分的半导体芯片的框图。图10是根据一个实施例的半导体芯片缺陷检测系统测试例程的流程图。图11A是包括根据一个实施例的多个缺陷检测系统的半导体芯片的框图。图11B是包括根据一个实施例的多个缺陷检测系统的半导体芯片的框图。图12A是根据一个实施例的半导体芯片缺陷检测系统测试例程的流程图。图12B是根据一个实施例的半导体芯片缺陷检测系统测试例程的流程图。图12C是根据一个实施例的半导体芯片缺陷检测系统测试例程的流程图。图12D是根据一个实施例的半导体芯片缺陷检测系统测试例程的流程图。虽然本专利技术服从于各种修改和可替代形式，但是其细节已经在图中通过实例方式示出并且将予以详细描述。然而，应该理解，意图并非在于将本专利技术限制于所描述的具体实施例。相反，意图在于涵盖落入如由所附权利要求限定的本专利技术的精神和范围内的所有的修改、等价形式和可替代形式。具体实施方式实施例涉及用于半导体芯片中的缺陷检测和定位的系统和方法。在一个实施例中，多个寄存器被布置在半导体芯片中。寄存器的具体数目能够根据所期定位水平而改变，并且该多个寄存器在几何学上分布从而在整个芯片区域或者所期芯片区域诸如中央有源区域之上的缺陷检测和定位在实施例中得以实现。在操作中，缺陷检测和定位例程能够在加电或者其它阶段期间与其它普通芯片功能并行地运行。在实施例中，寄存器能够是多功能的，因为当不被用于缺陷检测和定位时，它们能够被用于芯片的其它操作功能，并且反之亦然。实施例由此提供快速的局部缺陷检测。参考图1，描绘了一种半导体晶圆100。能够根据实际上任何半导体制造工艺来加工晶圆100，并且结果是包括被相互耦接的多个个体半导体芯片102的晶圆100。一旦芯片102完成并且准备用于最后的制造阶段，诸如封装，芯片102便能够被从晶圆100分离或者切割。存在用于切割晶圆100的、很多不同的方式，包括机械锯切、激光切削以及划片和折断。与选择的方法无关，并且尽管非有源边界区域围绕功能或者有源部分被内置于每一个芯片102中从而容纳缺陷，切割过程仍然能够损坏个体芯片102的有源部分。例如，机械锯切能够引起微小的缺口、裂纹或者其它缺陷在个体芯片102的边缘中形成。例如，参考图2。在一个或者多个个体芯片102中的缺陷还能够由加工、处理或者除了切割之外的原因引起。例如，通常的加工、制造、清洁、处理、封装或者某种其它的原因能够产生缺陷。虽然某些缺陷能够是良性的，诸如当缺陷足够靠近芯片102的边缘发生从而不影响芯片102的任何功能部分时，但是其它的缺陷能够是毁灭性的，从而使得芯片102的某些实例完全地失去功能或者经受显著减少的操作寿命，诸如如果小边缘区域裂纹因为温度或者机械应力而随着时间进一步延伸到芯片102中的话。参考包括图3A、3B和3C的图3，个体芯片102包括邻近芯片102的边缘布置的缺陷检测和定位系统110（“系统110”）。虽然在图3的实施例中芯片102包括单一系统110，但是如这里将在别处讨论地，其它芯片能够包括多个缺陷检测和定位系统。在实施例中，系统110能够与芯片102成一体，即，系统110或者其一个部分能够在晶圆阶段或者其它加工期间形成有芯片102的其它功能电路和元件。在图3A的实施例中，系统110被邻近芯片102的每一个边缘布置，而在其它实施例中，系统110的至少一个部分能够靠近少于芯片102的所有边缘（例如见图3B）或者邻近芯片102的特定部分诸如中央功能区域（例如见图3C）布置。而且，虽然在图3中系统110被描绘成包括直线，但是在其它实施例中系统110能够包括弯曲、中间拐角、曲线和其它非对称和/或非线性形状。参考包括图4A、4B和4C的图4，在一个实施例中缺陷检测和定位系统110包括被信号线122和时钟信号线124相互耦接的多个个体寄存器120。为了方便和示例的意图，该多个寄存器120将在这里被一起地称作寄存器120，其中个体寄存器被标注为寄存器120a、寄存器120b…寄存器120n。在实施例中，在图4A中该多个寄存器120被与另一个耦接以形成分别地具有输入和输出Data_IN和Data_OUT的移位寄存器。移位寄存器通过在每一个时钟过渡时将每一个寄存器的内容移位到下一个序列寄存器而操作，例如，通过该多个寄存器120，寄存器120a的内容移位到寄存器120b而寄存器120b的内容移位到寄存器120c，等。在实施例诸如图4B的实施例中，寄存器120能够包括D触发器或者某种其本文档来自技高网...

【技术保护点】
一种半导体芯片缺陷检测和定位系统，包括：多个寄存器，被相互隔开并且被信号线相互耦接；和逻辑电路，被耦接到所述多个寄存器并且被配置为基于信号是否通过所述多个寄存器中的一个或者多个传播而确定在芯片中的缺陷的存在和位置。

【技术特征摘要】
2012.07.03 US 13/541,0631.一种半导体芯片缺陷检测和定位系统，包括：多个寄存器，被相互隔开并且被信号线相互耦接，其中，多个寄存器和信号线被布置在半导体芯片的多个层中；和逻辑电路，被耦接到所述多个寄存器并且被配置为基于信号是否沿着信号线且通过所述多个寄存器中的一个或者多个传播而确定在其中布置多个寄存器和信号线的所述多个层中的至少一个层中的物理缺陷的存在和位置，其中，所述逻辑电路被配置为基于信号未能沿着信号线从所述多个寄存器中的第一个寄存器传播到所述多个寄存器中的第二个相邻的寄存器而确定所述多个层中的至少一个层中的物理缺陷的位置，其中所述物理缺陷的位置邻近所述多个寄存器中的第一个寄存器或者第二个相邻的寄存器。2.根据权利要求1所述的系统，其中所述系统被布置在所述半导体芯片中。3.根据权利要求2所述的系统，其中所述信号线的至少一个部分被邻近所述半导体芯片的边缘布置。4.根据权利要求1所述的系统，其中所述逻辑电路被布置在所述半导体芯片外部。5.根据权利要求1所述的系统，进一步包括在所述多个寄存器中的相邻的寄存器之间被耦接到所述信号线的至少一个缓冲器。6.根据权利要求1所述的系统，其中所述逻辑电路被配置为提供指示物理缺陷存在的输出信号。7.根据权利要求6所述的系统，其中所述输出信号包括物理缺陷的位置。8.根据权利要求1所述的系统，其中所述多个寄存器包括至少八个寄存器。9.根据权利要求8所述的系统，其中所述多个寄存器包括至少二十四个寄存器。10.根据权利要求1所述的系统，其中所述多个寄存器包括触发器。11.根据权利要求1所述的系统，其中所述逻辑电路被配置为在所述半导体芯片的启动阶段期间确定物理缺陷的存在和位置。12.根据权利要求1所述的系统，其中所述逻辑电路被配置为选择所述信号通过所述多个寄存器的传播方向。13.一种半导体芯片缺陷检测和定位方法，包括：使得信号通过被至少一条信号线相互耦接并且被从半导体芯片中的另一个隔开的多个寄存器传播，其中所述多个寄存器和所述至少一条信号线被布置在所述半导...

【专利技术属性】
技术研发人员：G费拉拉，林照源，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：