具有自行对准栅极电极的垂直沟道晶体管及其制造方法技术

一种用以制造垂直沟道晶体管的方法包括：形成具有两个横向相对侧壁的多个柱状物于衬底上；形成栅极介电层于所述柱状物的两个侧壁上；形成覆盖所述柱状物的任一侧壁的第一栅极电极、及覆盖所述柱状物的其他侧壁且具有比所述第一栅极电极低的高度的屏蔽栅极电极于该栅极介电层上；以及形成与所述第一栅极电极的侧壁的上部分连接的第二栅极电极。

【技术实现步骤摘要】
【专利摘要】一种用以制造垂直沟道晶体管的方法包括：形成具有两个横向相对侧壁的多个柱状物于衬底上；形成栅极介电层于所述柱状物的两个侧壁上；形成覆盖所述柱状物的任一侧壁的第一栅极电极、及覆盖所述柱状物的其他侧壁且具有比所述第一栅极电极低的高度的屏蔽栅极电极于该栅极介电层上；以及形成与所述第一栅极电极的侧壁的上部分连接的第二栅极电极。【专利说明】本申请案主张2012年5月31日所提出的韩国专利申请案第10-2012-0058607号的优先权，在此以提及方式并入该韩国专利申请案的全部。
本专利技术的示范性实施例是有关于一种半导体装置，以及更特别地，是有关于一种具有垂直沟道晶体管的半导体装置及一种用以制造该半导体装置的方法。
技术介绍
大部分半导体装置包括晶体管。例如，在像DRAM的存储器装置中，存储器单元包括像MOSFET的单元晶体管。通常，在MOSFET中，在半导体衬底中形成源极/漏极区，以及由于这个事实，在该源极区与该漏极区间形成平面沟道。这样的一般MOSFET称为‘平面沟道晶体管’。当在存储器装置中不断地需要集成度及性能的改善时，MOSFET制造技术有物理极限(physical limit)。例如，当存储器单元的尺寸减少时,MOSFET的尺寸减少了，以及由于此事实，该MOSFET的沟道长度不得不减少。如果MOSFET的沟道长度减少，则存储器装置的特性可能因资料保持特性下降所造成的各种问题而下降。考量这些问题，已提出垂直沟道晶体管。该垂直沟道晶体管(VCT)具有在柱状物的上部分及下部分中所形成的源极区及漏极区。该柱状物做为沟道，以及在该柱状物的侧壁上形成垂直栅极电极。该垂直栅极电极是形成为环绕式栅极结构(all-around gate structure)或双栅极结构(double gate structure)。然而，当该临界尺寸因高度集成而减少至20nm或以下时，因为柱状物间间的隙是窄的，所以栅极电极的形成不得不是薄的。如果使该栅极电极形成薄的，则电阻可能增加了。再者，因为柱状物间的间隙是窄的，所以如果沉积电极成比预定厚度厚，则很难使电极分隔。如果实施过刻蚀工艺，以使电极分隔，则很可能在具有宽间隙的区域(例如，垫区(pad region))中刻蚀及侵蚀下面的结构。
技术实现思路
本专利技术的实施例是有关于一种半导体装置，该半导体装置具有能减少垂直栅极电极的电阻的垂直沟道晶体管，以及有关于一种用以制造该半导体装置的方法。依据本专利技术的实施例，一种用以制造垂直沟道晶体管的方法可以包括:形成具有两个横向相对侧壁的多个柱状物于衬底上；形成栅极介电层于柱状物的两个侧壁上；形成覆盖柱状物的任一侧壁的第一栅极电极、及覆盖柱状物的其他侧壁且具有比第一栅极电极低的高度的屏蔽栅极电极于该栅极介电层上；以及形成与第一栅极电极的侧壁的上部分连接的第二栅极电极。依据本专利技术的另一实施例，一种用以制造垂直沟道晶体管的方法可以包括:形成具有两个横向相对侧壁的多个柱状物于衬底上；形成栅极介电层于柱状物的两个侧壁上；形成覆盖柱状物的两个侧壁的任一侧壁的第一栅极电极；以及形成与第一栅极电极的侧壁的上部分连接的第二栅极电极。依据本专利技术的又另一实施例，一种用以制造半导体装置的方法可以包括:形成硬掩膜层图案于半导体衬底上；通过使用硬掩膜层图案做为刻蚀阻障，刻蚀该半导体衬底，以形成本体；形成掩埋位线于本体中；刻蚀硬掩膜层图案及本体的上部分，以形成具有两个横向相对侧壁的柱状物；形成第一栅极电极于柱状物的两个侧壁的任一侧壁上；形成与第一栅极电极的侧壁的上部分连接的第二栅极电极；以及形成与柱状物连接的储存节点。依据本专利技术的又另一实施例，垂直沟道晶体管可以包括:多个柱状物，其垂直地形成于衬底上且具有两个横向相对侧壁；栅极介电层，其形成于柱状物的两个侧壁上；第一栅极电极，其形成于该栅极介电层上方的柱状物的任一侧壁上；以及第二栅极电极，其中第二栅极电极的每一个与对应第一栅极电极的上部分连接。依据本专利技术的又另一实施例，一种半导体装置可以包括:垂直沟道晶体管，其包括在衬底上所形成且具有两个横向相对侧壁的多个柱状物、在柱状物的两个侧壁上所形成的栅极介电层、及在该栅极介电层上的柱状物的任一侧壁上所形成的垂直栅极电极；电容器，其包括与柱状物的上部分连接的储存节点；以及掩埋位线，其与柱状物的下部分连接。【专利附图】【附图说明】图1A是描述依据本专利技术的第一实施例的垂直沟道晶体管的视图。图1B是沿着图1A的线A-A’所取得的平面图。图1C是沿着图1A的线B-B’所取得的平面图。图2是描述一半导体装置的立体图，其中将依据本专利技术的第一实施例的垂直沟道晶体管应用至该半导体装置。图3A至31是说明一用以制造依据本专利技术的第一实施例的垂直沟道晶体管的示范性方法的平面图。图4A至41是沿着图3A至31的线C_C’所取得的剖面图。图5A至5C是说明一用以制造该半导体装置的电容器的方法的视图，其中将依据本专利技术的第一实施例的垂直沟道晶体管应用至该半导体装置。图6是描述依据本专利技术的第二实施例的垂直沟道晶体管的视图。图7是描述一半导体装置的立体图，其中将依据本专利技术的第二实施例的垂直沟道晶体管应用至该半导体装置。图8A至SE是说明一用以制造依据本专利技术的第二实施例的垂直沟道晶体管的示范性方法的视图。图9是描述依据本专利技术的第三实施例的垂直沟道晶体管的视图。图10是描述一半导体装置的立体图，其中将依据本专利技术的第三实施例的垂直沟道晶体管应用至该半导体装置。图1lA至IlJ是说明一用以制造依据本专利技术的第三实施例的垂直沟道晶体管的示范性方法的视图。图12A至12C是说明一用以制造该半导体装置的电容器的方法的视图，其中将依据本专利技术的第三实施例的垂直沟道晶体管应用至该半导体装置。图13是描述依据本专利技术的第四实施例的垂直沟道晶体管的视图。图14是描述一半导体装置的立体图，其中将依据本专利技术的第四实施例的垂直沟道晶体管应用至该半导体装置。图15A至15F是说明一用以制造依据本专利技术的第四实施例的垂直沟道晶体管的示范性方法的视图。图16A至16K是说明一用以形成该半导体装置的掩埋位线的方法的视图，其中将依据本专利技术的实施例的垂直沟道晶体管应用至该半导体装置。【具体实施方式】下面将参考所附附图来更详细描述本专利技术的示范性实施例。然而，本专利技术可以以不同形式来实施及不应该被解读为受在此所述的实施例限制。更确切地说，提供这些实施例，以致于此揭露将是完全且完整的，以及完全将本专利技术的范围传达给熟习该项技艺者。遍及该揭露，相似附图标记意指在本专利技术的各种附图及实施例中的相似部分。附图没有必要以比例绘制，以及在一些情况中，可以夸大比例，以便清楚地描述实施例的特征。当指第一层是在第二层“上”或在衬底“上”时，不仅指该第一层是直接形成于该第二层上或该衬底上的情况，而且指第三层存在于该第一层与该第二层或该衬底间的情况。图1A是描述依据本专利技术的第一实施例的垂直沟道晶体管的视图。图1B是沿着图1A的线A-A’所取得的平面图，以及图1C是沿着图1A的线B-B’所取得的平面图。参考图1A至1C，依据本专利技术的第一实施例的垂直沟道晶体管可以包括柱状物26、第一栅极电极29、屏蔽栅极电极30及第二栅极电极36。首先，在半导体衬底21上形成多个柱状物26，本文档来自技高网...

【技术保护点】
一种制造垂直沟道晶体管的方法，包括：形成具有两个横向相对侧壁的多个柱状物于衬底上；形成栅极介电层于所述柱状物的两个侧壁上；形成覆盖所述柱状物的任一侧壁的第一栅极电极、及覆盖所述柱状物的其他侧壁且具有比所述第一栅极电极低的高度的屏蔽栅极电极于该栅极介电层上；以及形成与所述第一栅极电极的侧壁的上部分连接的第二栅极电极。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：赵兴在，黄义晟，朴恩实，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：