SiGe源/漏区制造方法技术

本发明专利技术提供一种SiGe源/漏区制造方法，通过在刻蚀源/漏区凹槽之前对器件密集区的源/漏区进行掺杂离子注入，使得在刻蚀形成源/漏区凹槽过程中，所述器件密集区的刻蚀速率小于器件稀疏区，从而使得形成的所述器件密集区的源/漏区凹槽比器件稀疏区的浅，进而在SiGe填充源/漏区凹槽时，能够避免器件密集区的源/漏区凹槽填充SiGe出现凹陷，使得器件密集区与器件稀疏区的SiGe源/漏区的厚度保持一致，避免出现负载效应。

【技术实现步骤摘要】

【技术保护点】
一种SiGe源/漏区制造方法，其特征在于，包括：提供一衬底，所述衬底上形成有器件密集区与器件稀疏区；在所述衬底上方形成图案化的掩膜层，所述图案化的掩膜层暴露出所述器件密集区的各个源/漏区；以所述图案化的掩膜层为掩膜，对所述器件密集区的各个源/漏区进行掺杂离子注入；去除所述图案化的掩膜层，并刻蚀所述器件密集区与器件稀疏区的源/漏区的衬底，形成源/漏区凹槽；在所述器件密集区与器件稀疏区的源/漏区凹槽中沉积或外延生长SiGe，形成SiGe源/漏区。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘佳磊，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：