一种选择性绝缘体上硅（ＳＯＩ）结构，该结构具有用于所有器件的体接触（区），而不包含直接地位于直流（ＤＣ）节点扩散区下面的埋置氧化物。这些节点，比如是施加电压Ｖｄｄ，接地ＧＮＤ，参考电压Ｖｒｅｆ和其它类似设置的ＤＣ节点。本发明专利技术的选择性ＳＯＩ结构能够用于集成电路（ＩＣ），以增强电路的性能。本发明专利技术的选择性ＳＯＩ结构包括绝缘体上硅（ＳＯＩ）基片材料，该基片材料包括顶部含硅层，在顶部含硅层上具有多个ＳＯＩ器件，ＳＯＩ器件通过体接触区与底部含硅层接触。不包括下面的埋置氧化物区的ＤＣ节点扩散区与ＳＯＩ器件之一邻接。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及绝缘体上硅(SOI)半导体集成电路(IC)，更具体地涉及一种选择性的绝缘体上硅(SOI)半导体结构，该结构包括用于所有其内存在的SOI器件的体接触，以及直流(DC)节点扩散区，在该直流节点扩散区内没有埋置氧化物直接地位于DC节点下面。
技术介绍
在半导体加工中，绝缘体上硅(SOI)工艺变得越来越重要，因为它允许形成高速的集成电路。在SOI工艺中，绝缘材料，例如埋置氧化物，使顶部含硅层与下面的含硅基片(以下称为底部含硅基片)电隔离。顶部含硅层，在业界常称为SOI层，是其内通常形成有源器件(比如晶体管)的层。使用SOI工艺形成的器件具有许多优点超过其对比技术即体式半导体，这些优点例如包括较高的性能、没有闩锁效应、较高的封装密度以及低电压应用。当SOI器件变小时，这些器件会遭受器件本体内积累的电荷，该电荷能够引起一系列的不希望的效应，例如包括浮动体效应。在SOI器件内的浮动体效应包括广泛的电行为，直接地来自体电荷状态的控制损失。浮动体效应的某些实例是(1)门限电压Vt，它取决于器件的电性能变化关系(因为器件的电性能变化关系确定了体电荷和有效的反向偏压)，(2)栅电压控制的减弱，(3)降低的阶跃恢复电压，(4)对于静态操作劣化的子Vt斜率，(5)对于动态操作增强的子Vt斜率，以及(6)沟道电流过冲。为了确保特定的器件不遭受这些影响，通常增加一个体接触，作为漏泄体内任何电荷的一种方法。提供体接触的一种已知的方法是对器件的沟道区下面遮蔽的埋置氧化物切孔，从而使器件沟道内的本体能够被到达，并且能通过氧化物开口被加偏压。这种方法提供一个减小的SOI基片，例如图1A所示的那种。尤其是，图1A示出一种金属氧化物半导体场效应晶体管(MOSFET)结构，该结构包括一个减小的SOI基片10，其具有位于经构图的栅电介质18顶上的经构图的栅导体20。这些经构图的材料层位于减小的SOI基片10的顶部，该SOI基片10包括SOI沟道区16、源/漏区15和埋置氧化物区14。在埋置氧化物区14之间具有被虚线限定的边界的无标识区表示切出的埋置氧化物。切出的埋置氧化物区作为所示结构内的体接触。在图1A内也示出了沟槽隔离区12。另一个方法是由体效应技术(bulk technology)开始，在Si源/漏区下面建立埋置氧化物。此预定的埋置氧化物区首先被蚀刻随后被氧化。这种方法提供一个附加的SOI基片，例如图1B所示。尤其是，图1B示出包括附加SOI基片11的MOSFET结构，该附加SOI基片11具有经构图的栅导体20，位于经构图的栅电介质18的顶上。这些经构图的材料层位于该附加SOI基片11的顶上，该SOI基片11包括SOI沟道区16，源/漏区15和埋置氧化物区14。在图1B内也示出了沟槽隔离区12。应该注意的是，在图1B所示的结构内，埋置氧化物之间的区域作为场晶体管器件的体接触。由于现有技术中附加SOI基片的加工，在形成埋置氧化物时Si片倾向于坍塌。在图1A和1B所示的两种SOI器件中，活性Si源/漏区15通过下面的一层掩埋氧化物14被防护以免受Si基片(没有专门地示出)的影响。体接触位于沟道区16和底部含硅基片的下面。在实际的集成电路(IC)设计中，许多源/漏区是直流(DC)节点，这些节点根本不切换。尤其是，对于施加的电压(VDD)和接地(GND)区，埋置氧化物实际上是不希望的。而且，总功率汇流将会失去来自器件的扩散电容的稳定化效应。对于单独的电路，供电节点将更容易上下扰动，并使切换变慢。由于体接触必须离开埋置氧化物一定距离，现有技术的设计倾向于比需要的大许多。
技术实现思路
考虑到现有技术SOI技术的上述和其它问题，这里需要提供一种选择性的SOI结构，该结构具有用于所有器件的体接触，同时不具有直接地位于直流(DC)节点的扩散区下面的掩埋氧化物。这些节点比如是施加电压Vdd、接地GND、参考电压Vref和其它类似的DC节点。本专利技术的选择性SOI结构可以一种区别性的SOI结构，因为氧化物孔存在于DC节点之下，而氧化物存在于SOI器件的有效切换源/漏区之下。本专利技术的选择性SOI结构能够使用于集成电路IC，以增强电路的性能。使用本专利技术的选择性SOI结构，有可能使电路性能的增强达到30％。并且，本专利技术的选择性SOI结构使用一种附加的过程，在该过程中能够避免Si片的塌陷。在广泛的意义上本专利技术的选择性SOI结构包括绝缘体上硅(SOI)基片材料和DC节点扩散区，该绝缘体上硅(SOI)基片材料包括顶部含硅层，所述顶部含硅层上具有多个SOI器件，所述SOI器件通过体接触区与底部含硅基片接触；所述DC节点扩散区与所述SOI器件之一邻接，所述DC节点扩散区与所述含硅基片接触，即DC节点扩散区不包含下面的掩埋氧化物区。按照本专利技术，DC节点扩散区包含氧化物孔，而SOI器件的活性源/漏区包含下面的埋置氧化物材料。以上所述的选择性SOI结构能够使用于各种不同的电路设计布局，以提供一种集成电路，该集成电路具有增强的电路性能。在以上所述的选择性SOI结构中，提供集成电路中使用的半导体基片，该半导体基片包括至少一个SOI基片；在所述SOI基片内的DC节点扩散区；以及在所述SOI基片内的掩埋的绝缘材料，其中所述DC节点扩散区与所述SOI基片的底部含硅基片接触，也就是，DC节点扩散区不包括下面的埋置氧化物，代替的是氧化物孔位于DC节点扩散区的下面。附图说明图1A-1B是(通过横剖面的)示意图，分别示出包括减少的SOI基片的现有技术结构(图1A)、以及包括附加的SOI结构的现有技术结构(图1B)；图2是(通过横剖面的)示意图，示出本专利技术的选择性SOI半导体集成电路；图3A-3F是(通过横剖面的)示意图，分别示出制造本申请的选择性SOI基片中使用的基本加工步骤；图4A-4B是示意图，分别示出现有技术(图4A)和本专利技术(图4B)的互补型金属氧化物半导体(CMOS)集成电路(IC)设计布局；图5是示出本专利技术的互补型金属氧化物半导体(CMOS)集成电路(IC)设计布局的示意图。具体实施例方式本专利技术提供一种选择性SOI结构及其在各种不同集成电路中的应用，现在将参照本申请的附图来详细地说明。应该指出，本申请所附的各附图不是按照比例绘制的，因此本专利技术不受可能由附图确定的任何尺寸的限制。首先参见图2，该图提供了本专利技术选择性SOI结构50的一个简单的横剖面图。本专利技术的选择性SOI结构50包括绝缘体上硅基片52，在SOI基片52的表面上具有多个半导体器件54，比如金属氧化物场效应晶体管(MOSFET)。在图2中提供两个半导体器件54用于说明的目的。每个半导体器件54包括经构图的栅导体56，该栅导体56位于经构图的栅电介质58的顶部。源/漏区扩散区60位于SOI基片52的顶部含硅层68内部。沟道区62位于每个半导体器件54的下面。沟道区62在其每侧被源/漏区扩散区60限定。按照本专利技术，选择性SOI结构50包括体接触区64，该体接触区允许SOI基片52的顶部含硅层68与底部含硅基片72接触。没有直接地位于每个半导体器件的沟道区62下面的掩埋的绝缘体氧化物70。体接触区64的存在避免了在本专利技术的
技术介绍
部分中提及的浮动体效应。除了上述结构特点之外，本专利技术的结构还包括至少一个DC节点扩散本文档来自技高网...
【技术保护点】
一种选择性绝缘体上硅（ＳＯＩ）结构，该结构包括绝缘体上硅（ＳＯＩ）基片材料和ＤＣ节点扩散区，该ＳＯＩ基片材料包括顶部含硅层，所述顶部含硅层上有多个ＳＯＩ器件，其中所述ＳＯＩ器件通过体接触区与底部含硅基片接触；所述ＤＣ节点扩散区与所述ＳＯＩ器件之一邻接，其中所述ＤＣ节点扩散区与所述含硅基片接触。
【技术特征摘要】
【国外来华专利技术】US 2004-1-8 10/754,3201.一种选择性绝缘体上硅(SOI)结构，该结构包括绝缘体上硅(SOI)基片材料和DC节点扩散区，该SOI基片材料包括顶部含硅层，所述顶部含硅层上有多个SOI器件，其中所述SOI器件通过体接触区与底部含硅基片接触；所述DC节点扩散区与所述SOI器件之一邻接，其中所述DC节点扩散区与所述含硅基片接触。2.根据权利要求1所述的选择性SOI结构，其特征在于，所述多个SOI器件包括金属氧化物半导体场效应晶体管(MOSFET)。3.根据权利要求1所述的选择性SOI结构，其特征在于，所述多个SOI器件包括位于所述SOI基片材料的顶部含硅层顶上的各元器件。4.根据权利要求3所述的选择性SOI结构，其特征在于，所述多个SOI器件包括位于所述顶部含硅层的内部的活性源/漏区。5.根据权利要求4所述的选择性SOI结构，其特征在于，所述活性源/漏区位于埋置氧化物区的顶上。6.根据权利要求4所述的选择性SOI结构，其特征在于，所述埋置氧化物区是邻接沟槽隔离区设置的横向蚀刻区。7.根据权利要求1所述的选择性SOI结构，其特征在于，所述DC节点扩散区包括可被施加电源电压的第一区、可被施加参考电压的第二区、第三接地区、或包括所述第一、第二和第三区中至少两个的任何组合。8.根据权利要求1所述的选择性SOI结构，其特征在于，所述DC节点扩散区位于体硅内，并且没有氧化物在其下方。9.根据权利要求2所述的选择性SOI结构，其特征在于，金属氧化物半导体场效应晶体管包括栅电介质和栅导体。10.根据权利要求1所述的选择性SOI结构，其特征在于，所述SOI基片是附加的SOI基片，具有用于形成所述DC节点扩散区的区别性的区域。11.根据权利要求1所述的选择性SOI结构，其特征在于，所述SOI基片是由含硅材料组成的。12.根据权利要求11所述的选择性SOI结构，其特征在于，所述含硅材料选择自下列组，该组包括Si，SiGe，SiC，SiGeC，Si/...
【专利技术属性】
技术研发人员：罗伯特翁，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。