在直流(DC)源/漏区下面具有氧化物孔的区别性的绝缘体上硅(SOI)制造技术

一种选择性绝缘体上硅（ＳＯＩ）结构，该结构具有用于所有器件的体接触（区），而不包含直接地位于直流（ＤＣ）节点扩散区下面的埋置氧化物。这些节点，比如是施加电压Ｖｄｄ，接地ＧＮＤ，参考电压Ｖｒｅｆ和其它类似设置的ＤＣ节点。本发明专利技术的选择性ＳＯＩ结构能够用于集成电路（ＩＣ），以增强电路的性能。本发明专利技术的选择性ＳＯＩ结构包括绝缘体上硅（ＳＯＩ）基片材料，该基片材料包括顶部含硅层，在顶部含硅层上具有多个ＳＯＩ器件，ＳＯＩ器件通过体接触区与底部含硅层接触。不包括下面的埋置氧化物区的ＤＣ节点扩散区与ＳＯＩ器件之一邻接。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及绝缘体上硅(SOI)半导体集成电路(IC)，更具体地涉及一种选择性的绝缘体上硅(SOI)半导体结构，该结构包括用于所有其内存在的SOI器件的体接触，以及直流(DC)节点扩散区，在该直流节点扩散区内没有埋置氧化物直接地位于DC节点下面。
技术介绍
在半导体加工中，绝缘体上硅(SOI)工艺变得越来越重要，因为它允许形成高速的集成电路。在SOI工艺中，绝缘材料，例如埋置氧化物，使顶部含硅层与下面的含硅基片(以下称为底部含硅基片)电隔离。顶部含硅层，在业界常称为SOI层，是其内通常形成有源器件(比如晶体管)的层。使用SOI工艺形成的器件具有许多优点超过其对比技术即体式半导体，这些优点例如包括较高的性能、没有闩锁效应、较高的封装密度以及低电压应用。当SOI器件变小时，这些器件会遭受器件本体内积累的电荷，该电荷能够引起一系列的不希望的效应，例如包括浮动体效应。在SOI器件内的浮动体效应包括广泛的电行为，直接地来自体电荷状态的控制损失。浮动体效应的某些实例是(1)门限电压Vt，它取决于器件的电性能变化关系(因为器件的电性能变化关系确定了体电荷和有效的反向偏压)，(2)栅电压控制的本文档来自技高网...

【技术保护点】
一种选择性绝缘体上硅（ＳＯＩ）结构，该结构包括绝缘体上硅（ＳＯＩ）基片材料和ＤＣ节点扩散区，该ＳＯＩ基片材料包括顶部含硅层，所述顶部含硅层上有多个ＳＯＩ器件，其中所述ＳＯＩ器件通过体接触区与底部含硅基片接触；所述ＤＣ节点扩散区与所述ＳＯＩ器件之一邻接，其中所述ＤＣ节点扩散区与所述含硅基片接触。

【技术特征摘要】
【国外来华专利技术】US 2004-1-8 10/754,3201.一种选择性绝缘体上硅(SOI)结构，该结构包括绝缘体上硅(SOI)基片材料和DC节点扩散区，该SOI基片材料包括顶部含硅层，所述顶部含硅层上有多个SOI器件，其中所述SOI器件通过体接触区与底部含硅基片接触；所述DC节点扩散区与所述SOI器件之一邻接，其中所述DC节点扩散区与所述含硅基片接触。2.根据权利要求1所述的选择性SOI结构，其特征在于，所述多个SOI器件包括金属氧化物半导体场效应晶体管(MOSFET)。3.根据权利要求1所述的选择性SOI结构，其特征在于，所述多个SOI器件包括位于所述SOI基片材料的顶部含硅层顶上的各元器件。4.根据权利要求3所述的选择性SOI结构，其特征在于，所述多个SOI器件包括位于所述顶部含硅层的内部的活性源/漏区。5.根据权利要求4所述的选择性SOI结构，其特征在于，所述活性源/漏区位于埋置氧化物区的顶上。6.根据权利要求4所述的选择性SOI结构，其特征在于，所述埋置氧化物区是邻接沟槽隔离区设置的横向蚀刻区。7.根据权利要求1所述的选择性SOI结构，其特征在于，所述DC节点扩散区包括可被施加电源电压的第一区、可被施加参考电压的第二区、第三接地区、或包括所述第一、第二和第三区中至少两个的任何组合。8.根据权利要求1所述的选择性SOI结构，其特征在于，所述DC节点扩散区位于体硅内，并且没有氧化物在其下方。9.根据权利要求2所述的选择性SOI结构，其特征在于，金属氧化物半导体场效应晶体管包括栅电介质和栅导体。10.根据权利要求1所述的选择性SOI结构，其特征在于，所述SOI基片是附加的SOI基片，具有用于形成所述DC节点扩散区的区别性的区域。11.根据权利要求1所述的选择性SOI结构，其特征在于，所述SOI基片是由含硅材料组成的。12.根据权利要求11所述的选择性SOI结构，其特征在于，所述含硅材料选择自下列组，该组包括Si，SiGe，SiC，SiGeC，Si/...

【专利技术属性】
技术研发人员：罗伯特翁，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]