本申请公开用于增加集成电路(IC)的高速串行接口的信道利用装置和方法。公开一种新电路架构，该电路架构提供可以被灵活地编程为支持多个不同信道绑定方案的电路。根据本发明专利技术的一个方面，新架构使控制信号信道绑定粒度与数据聚合信道绑定粒度去耦合。这有利地允许优化用于两个类型的信道绑定的配置。在本发明专利技术的另一方面中，绑定的用户信道的逻辑边界与PCS模块的物理边界去耦合。这一去耦合有利地消除先前架构的硬性约束。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术主要地涉及系统互连
技术介绍
越来越关注于将高速串行数据通信用于在组成各种类型的系统的设备之间交换数据。有用于这样的高速串行接口(HSSI)的许多可能协议。这些协议中的一些协议可以是工业标准协议。其它协议可以针对特定系统定制设计的其它协议。特定协议通常涉及到这样的事项:如何格式化数据；多少信道一起用来提供总通信链路；以什么速度(串行数据速率或者位速率)操作信道；如果运用多个信道以提供链路，则可以在信道之间有多少偏移(差分延迟)；等等。工业标准 协议的例子包括pci Express (外围部件互连快速)、xaui (x附件单元接口)、sR10(串行迅速IP)和许多其它例子。PCI Express 是加利福尼亚Santa Clara的英特尔公司引入的点到点串行接口并且可以例如用作为用于计算机系统的扩展卡接口。XAUI是例如可以用作芯片到芯片接口的每秒10吉比特串行接口。sRIO是也可以用作芯片到芯片接口的高性能分组交换接口技术。
技术实现思路
本申请公开用于增加集成电路(IC)的高速串行接口的信道利用而又维持低偏移性能的装置和方法。公开一种新电路架构，该电路架构提供可以被灵活地编程为支持多个不同信道绑定(bonding)方案的电路。根据本专利技术的一个方面，新架构将控制平面信道绑定的粒度(granularity)与使数据聚合信道绑定的粒度去耦合。这有利地允许优化用于两个类型的信道绑定的配置。在本专利技术的另一方面中，绑定的用户信道的逻辑边界与物理编码子层(PCS)模块的物理边界去耦合。这一去耦合有利地消除先前架构的硬性约束。附图说明图1是根据本专利技术一个实施例的布置成提供多个高速串行数据信道的电路块的闻级图。图2示出了根据本专利技术一个实施例的包括用于数据聚合的电路块的PCS模块。图3示出了根据本专利技术一个实施例的数据聚合电路块的选择部件。图4示出了根据本专利技术一个实施例的阵列中的若干PCS模块。图5A和图5B示出了根据本专利技术一个实施例的用于两信道(x2)数据聚合绑定的示例复用器配置模式。图6A、图6B、图6C和图6D不出了根据本专利技术一个实施例的用于四信道(x4)数据聚合绑定的示例复用器配置模式。图7A和图7B示出了根据本专利技术一个实施例的十二个串行信道的示例阵列。在图7A中，x2数据聚合绑定四对信道，而在图7B中x4数据聚合绑定三个信道四元组。图8A和图SB示出了根据本专利技术一个实施例的十五个串行信道的示例阵列。在图8A中，x2数据聚合绑定五对信道，而在图SB中x4数据聚合绑定三个信道四元组。图9示出了根据本专利技术一个实施例的十五个串行信道的例子阵列，其中x2数据聚合绑定两对信道并且x4数据聚合绑定两个信道四元组。图1OA和图1OB示出了根据本专利技术一个实施例的用于捆绑数据信道的例子时钟和控制信号分布电路。图11描绘了耦合到串行信道阵列的用于数据聚合的电路模块的一个替代实施例。图12A描绘了根据替代实施例的用于x2数据聚合绑定的复用器配置模式。图12B描绘了根据替代实施例的用于x4数据聚合绑定的复用器配置模式。图13是可以包括本专利技术的一些方面的现场可编程门阵列(FPGA)的简化部分框图。图14示出了可以实现本专利技术的技术的示例数字系统的框图。图15是图示了根据本专利技术一个实施例的去偏移状态机可以执行的例子去偏移操作的图。图16是图示了根据本专利技术一个实施例的数据聚合器的接收状态机可以执行的例子变换的图。具体实施例方式在两个设备之 间的多个串行信道可以绑定(或者聚合或者捆绑)在一起以增加带宽并且减少延时。这些绑定的串行信道作为单个更高带宽的链路协同工作。根据本专利技术的一个实施例，公开如下可缩放电路模块，这些可缩放电路模块在形成多个信道捆绑使得可实现高信道利用时在其灵活性上有利。此外，模块的架构可重用并且产生高效资源使用、功率节省和低面积开销。图1是根据本专利技术一个实施例的布置成提供多个高速串行数据信道的电路块的高级图。示出了用于十五个数据信道的物理介质附件(PMA)电路块和用于十五个数据信道的对应物理编码子层(PCS)电路块，每个数据信道对应于向集成电路接收或者从集成电路发送的数据流。数据信道数目可以在本专利技术的其它实施例中不同于十五。PCS电路块一般提供实施数据通信协议的数字逻辑功能，而PMA电路块一般提供用于数据通信的混合(模拟/数字)信号功能。例如对于某些协议，可以配置PCS电路块以执行针对将向PMA电路块发送的数据的8位(八位组)到10位编码和针对从PMA电路块接收的数据的10位到8位解码以及其它功能。可以配置成PMA电路块以执行待发送的数据的串行化(从并行向串行转换)和接收的数据的去串行化(从串行向并行转换)以及其它操作。根据图1中所示特定实施例，将十五个PMA电路块(PMA信道)分组成各自为三个信道的五个模块(110-1、110-2、110-3、110-4和110-5)的阵列(即分组成五个PMA “三元组”模块)。每个PMA三元组模块110可以包括第一信道CH0、第二信道CMU/CH1和第三信道CH2。第二信道可以被配置成收发器信道(CHl)或者配置为发送时钟源。这样，PMA三元组模块110可以可配置成三个收发器信道或者两个收发器信道和发送时钟源。对应地，在这一特定实施例中，有十五个PCS电路块(PCS信道)。如图所示，每个PCS信道可以表示为Chnl (η)，其中η是信道编号。当前公开的用于PCS信道绑定的电路和方法的一个有利方面是将用于“数据聚合”绑定的电路与用于“控制平面”绑定的电路去耦合和分离。在这里使用术语时，控制平面与连接的其它初始条件一起设置。控制平面绑定仅基于控制信号来设置并且独立于数据业务的内容。对照而言，数据聚合绑定不限于连接的初始化阶段。实际上，数据聚合绑定可以根据信道中的数据业务的内容在连接期间的各种时间改变状态。下文关于图2至图9、图11和图12描述用于数据聚合绑定的灵活电路架构。下文结合图1OA和IOB描述用于控制平面绑定的灵活电路架构。现在描述用于数据聚合绑定的灵活电路架构。图2示出了根据本专利技术一个实施例的包括用于数据聚合的电路块的PCS模块205。在某些HSSI协议之下需要这样的数据聚合绑定。可见，PCS模块205在这一实施例中与三个PCS信道(PCS信道三元组)关联并且包括三个附加电路块 。三个附加电路块是信道复用器(MUX)210、数据聚合电路和逻辑(AGG) 220和信道解复用器(DEMUX) 230。在图2中，信道MUX 210将用于多个数据信道的PCS电路通信地连接到数据聚合电路和逻辑220的信道输入，并且信道DEMUX230将数据聚合电路和逻辑220的信道输出连接回到多个数据信道的PCS电路。在这一特定实施例中，六个邻近数据信道chnl (n-3)至chnl (n+2)与数据聚合电路和逻辑220通信地互连。其它数目的数据信道可以在其它实施例中与数据聚合电路和逻辑220互连。图3是示出了根据本专利技术一个实施例的数据聚合电路块220的选择部件的图。如图所示，部件可以包括去偏移状态机301、速率匹配电路302、接收器(RX)状态机304和发送(TX)状态机306以及其它部件。在这一例子中，有来自关联MUX 210的四个信道输入和去往关联DEMUX 230的四个信道输本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】2010.07.28 US 12/845,6721.一种集成电路，包括: 可编程高速串行接口，包括多个数据信道； 多个信道电路，每个信道电路与数据信道关联； 数据聚合模块； 信道复用器电路，耦合到多个信道电路和所述数据聚合模块，其中所述信道复用器电路可编程为向所述数据聚合模块的输入提供来自所述多个信道电路的子集的数据；以及 信道解复用器电路，耦合到所述数据聚合模块和所述多个信道电路，其中所述信道解复用器电路可编程为向所述多个信道电路的所述子集提供来自所述数据聚合模块的输出的数据。2.根据权利要求1所述的集成电路，其中所述数据聚合模块包括去偏移状态机和速率匹配电路。3.根据权利要求2所述的集成电路，其中所述数据聚合模块还包括接收和发送状态机。4.根据权利要求1所述的集成电路，其中所述集成电路包括多个数据聚合模块以及对应信道复用器和解复用器电路。5.根据权利要求1所述的集成电路 ，其中所述信道复用器和解复用器电路可配置成提供用于阵列中的两个相邻信道电路的数据聚合绑定。6.根据权利要求1所述的集成电路，其中所述信道复用器和解复用器电路可配置成提供用于阵列中的两个非相邻信道电路的数据聚合绑定。7.根据权利要求6所述的集成电路，其中在所述两个非相邻信道电路之间的信道电路可配置为时钟源而不是收发器信道。8.根据权利要求1所述的集成电路，其中所述信道复用器和解复用器电路可配置成提供用于阵列中的四个相邻信道电路的数据聚合绑定。9.根据权利要求1所述的集成电路，其中所述信道复用器和解复用器电路可配置成提供用于阵列中的未都彼此相邻的四个信道电路的数据聚合绑定。10.根据权利要求9所述的集成电路，其中在所述四个信道电路中的两个信道电路之间的信道电路可配置为时钟源而不是收发器信道。11.根据权利要求1所述的集成电路，还包括: 双向时钟分布电路，可配置为向耦合到所述信道复用器和解复用器电路的所述多个信道电路中的每个信道电路分布主时钟信号；以及 双向时钟信号分布电路，可配置成向耦合到所述信道复用器和解复用器电路的所述多个信道电路中的每个信道电路分布主控制信号。12.根据权利要求11所述的集成电路，其中每个信道电路包括生成时钟信号的时钟信号生成器，所述时钟信号可编程地可用作为用于该信道电路的本地时钟信号并且也可...
【专利技术属性】
技术研发人员：K·杜韦尔，M·M·郑，V·陈，K·坎帕蒂，
申请(专利权)人：阿尔特拉公司，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。