一种半导体器件，包括：衬底，其中限定有产品区和包围所述产品区的划片区；第一绝缘膜，形成在所述衬底上方；第一金属膜，位于所述第一绝缘膜中，所述第一金属膜以包围所述产品区的方式布置在所述划片区中；第二绝缘膜，形成在所述第一绝缘膜和所述第一金属膜上；第一沟槽，以包围所述产品区的方式被布置为比所述第一金属膜更靠内侧，并从所述第二绝缘膜的顶面延伸至深于所述第一金属膜的顶面的位置；以及第二沟槽，以包围所述第一金属膜的方式被布置为比所述第一金属膜更靠外侧，并从所述第二绝缘膜的顶面延伸至深于所述第一金属膜的所述顶面的位置。
【技术实现步骤摘要】
此处所讨论的实施例涉及一种。
技术介绍
对具有半导体元件及形成在该半导体元件上的多个布线层结构的衬底(晶片)进行划片(scribe)并将该衬底分成各个产品区(芯片)。在每个产品区周围，确保待划片的划片区。略微在每个产品区的外周线内侧，形成用于防止水从外部侵入到产品区的防潮环。参考 JP 2010-238877A 和 JP2009-21528A。如果在划片区中切割半导体晶片，根据具体情况，从切割区到产品区可能会发生裂纹(crack)。如果裂纹将要延伸到产品区，则产品的可靠性下降。
技术实现思路
本专利技术的目的在于提供一种能够防止裂纹传播到产品区的半导体器件。根据本专利技术的一个方案，一种半导体器件包括:衬底，其中限定有产品区和包围所述产品区的划片区；第一绝缘膜，形成在所述衬底上方；第一金属膜，位于所述第一绝缘膜中，所述第一金属膜以包围所述产品区的方式布置在所述划片区内；第二绝缘膜，形成在所述第一绝缘膜和所述第一金属膜上；第一沟槽，以包围所述产品区的方式被布置为比所述第一金属膜更靠内侧，并从所述第二绝缘膜的顶面延伸至深于所述第一金属膜的顶面的位置；以及第二沟槽，以包围所述第一金属膜的方式被布置为比所述第一金属膜更靠外侧，并从所述第二绝缘膜的顶面延伸至深于所述第一金属膜的所述顶面的位置。附图说明图1A是用于示例I的半导体器件的半导体晶片的平面图，以及图1B是示出产品区和划片区的放大的平面图。图2到图14是示出在制造过程中示例I的半导体器件的截面图。图15到图19是示出在制造过程中比较例的半导体器件的截面图。图20是示出在制造过程中示例2的半导体器件的截面图。图21是示出在制造过程中示例2的改良示例I的半导体器件的截面图。图22是示出在制造过程中示例2的改良示例2的半导体器件的截面图。图23是示出示例2的半导体器件的平面图。具体实施例方式图1A是示出用于示例I的半导体器件的半导体晶片(30)的平面图。例如，将硅晶片用作半导体晶片(30)。在半导体晶片(30)的表面上，按矩阵布置的多个产品区(芯片区)(31)被限定。在各个产品区(31)之间，确保划片区(32)。划片区的平面形状为正方形点阵。图1B是示出一些产品区(31)以及一些划片区(32)的平面图。在产品区(31)中，形成防潮环(37)，以及在划片区(32)中，形成裂纹保护环(34)。为每个产品区(31)布置每个裂纹保护环(34)且该裂纹保护环(34)包围对应的产品区(31)。每个产品区(31)的平面形状为矩形或正方形，且裂纹保护环(34)包括平行于每个产品区(31)的各个侧边延伸的直线部。每个防潮环(37)布置在每个产品区(31)的外周线略微内侧。在完成晶片加工之后，沿着位于各个划片区(32)的宽度方向上的中心处的中心划片线(33)对半导体晶片(30)(图1A)进行划片。参照图2到图14，对示例I的半导体器件的制造方法进行说明。图2到图14对应于图1B的单点划线2-2的位置处的截面图。在图2的中心部中，布置划片区(32)，以及在划片区的两侧上，布置产品区(31)。在半导体晶片(30)的产品区(31)和划片区(32)的表层部分中，形成元件隔离绝缘膜(40)。该元件隔离绝缘膜(40)通过浅沟槽隔离(STI)方法或LOCOS (硅的局部氧化)方法被形成。在每个划片区(32)中的元件隔离绝缘膜(40)具有包围对应的产品区(31)的平面形状，且该元件隔离绝缘膜(40)的宽度为例如Iym到2μπι。在产品区(31)和划片区(32)中的元件隔离绝缘膜(40)具有例如320nm的深度。在通过每个产品区(31)中的元件隔离绝缘膜(40)包围的有源区中，形成MOS晶体管(41)。在半导体晶片(30)上，形成绝缘膜(42)作为第一通路层以覆盖MOS晶体管(41)。下面将对绝缘膜(42)的形成方法的示例进行说明。首先，使用等离子体增强化学气相沉积(PE-CVD)以形成大约20nm厚的氧化娃膜，以及在该氧化娃膜上形成80nm厚的氮化娃膜。进一步地，在氮化娃膜上形成大约1300nm厚的硼磷娃玻璃(borophosphosilicate glass,BPSG)膜，以及在650°C下执行退火120秒。还可使用四乙氧基娃烧(tetraethoxysilane,TE0S)和O2或O3通过CVD形成大约IOOOnm厚的氧化硅膜作为BPSG膜的替代物。在该说明中，使用TEOS和O2或O3通过CVD形成的氧化硅膜被称为TEOS膜。在形成BPSG膜之后，通过化学机械抛光(CMP)使表面平坦化。在平坦化的表面上，通过PE-CVD形成大约IOOnm厚的氧化硅膜。绝缘膜(42)具有层叠结构，其中氧化硅膜、氮化硅膜、BPSG膜和氧化硅膜按照这个顺序被层叠。绝缘膜(42)的厚度为例如450nm。接触孔(42A)以及沟槽(42B)和(42C)形成在绝缘膜(42)中。每个接触孔(42A)部分地暴露出对应的MOS晶体管(41)的源极和漏极。每个沟槽(42B)形成在每个产品区(31)中，且具有对应于图1B中所示的防潮环(37)的平面形状。沟槽(42C)部分地与对应的划片区(32)中对应的元件隔离绝缘膜(40)重叠，且具有对应于图1B中所示的裂纹保护环(34)的平面形状。每个沟槽(42C)的内周侧的边缘比对应的元件隔离绝缘膜(40)的内周侧的边缘更加位于产品区(31)侧上。布置在对应的裂纹保护环(34)的位置处的每个沟槽(42C)的宽度以及布置在防潮环(37)的位置处的每个沟槽(42B)的宽度为例如0.1 μ m。形成在绝缘膜(42)中的每个接触孔(42A)填充有接触塞(43A)，以及每个沟槽(42B)填充有金属膜(43B)，而每个沟槽(42C)填充有金属膜(43C)。接触塞(43A)以及金属膜(43B)和(43C)包含阻挡金属膜和钨部件。阻挡金属膜具有例如包括IOnm厚的Ti膜和IOnm厚的TiN膜的两层结构。在绝缘膜(42)上，形成第一布线层的绝缘膜(44)。该绝缘膜(44)具有例如包括30nm厚的碳化硅(SiC)膜、130nm厚的碳氧化硅(SiOC)膜和IOOnm厚的TEOS膜的三层结构。在绝缘膜(44)中，形成铜布线(45)。为了形成布线(45)，可使用单镶嵌工艺。在每个防潮环(37)和每个裂纹保护环(34)的位置处，分别形成金属膜(45B)和(45C)。金属膜(45B)和(45C)的宽度为大约4 μ m。在绝缘膜(44)和布线(45)上，形成第二到第七布线层(46)。为了形成这些布线层(46)，可使用双镶嵌工艺。第二到第五布线层(46)的绝缘膜中的每一个具有例如包括60nm厚的SiC膜、450nm厚的SiOC膜和IOOnm厚的TEOS膜的3层结构。第六到第七布线层(46)的绝缘膜中的每一个具有例如包括70nm厚的SiC膜、920nm厚的SiOC膜和30nm厚的TEOS膜的3层结构。在各个布线层(46)的绝缘膜中的每一个中，布置由铜或铜合金形成的布线和接触塞。在第二到第五布线层的每一个中，从绝缘膜的顶面到布线的底面的深度为大约275nm。在第六到第七布线层的每一个中，从绝缘膜的顶面到布线的底面的深度为大约500nmo在第二到第七布线层(46)的每一个中，在对应于每个防潮环(37)和每个裂纹保护环(34)的本文档来自技高网...
【技术保护点】
一种半导体器件，包括：衬底，其中限定有产品区和包围所述产品区的划片区；第一绝缘膜，形成在所述衬底上方；第一金属膜，位于所述第一绝缘膜中，所述第一金属膜以包围所述产品区的方式被布置在所述划片区内；第二绝缘膜，形成在所述第一绝缘膜和所述第一金属膜上；第一沟槽，以包围所述产品区的方式被布置为比所述第一金属膜更靠内侧，并从所述第二绝缘膜的顶面到达深于所述第一金属膜的顶面的位置；以及第二沟槽，以包围所述第一金属膜的方式被布置为比所述第一金属膜更靠外侧，并从所述第二绝缘膜的顶面到达深于所述第一金属膜的所述顶面的位置。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：和田一，
申请(专利权)人：富士通半导体股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。