一种降低失调电压影响的带隙基准电压电路制造技术

一种降低失调电压影响的带隙基准电压电路，基于传统的带隙基准电压电路结构，设有PNP三极管Q1、Q2和Q3、运算放大器OP、电阻R1和R2、PMOS管M1、M2和M3，其特征在于：在PNP三极管Q1及Q2的发射极与基极之间分别增设电阻R3及R5，在PNP三极管Q1及Q2的基极与地之间分别增设电阻R4及R6。本发明专利技术通过引入分压电阻网络，从结构上减小失调电压VOS的系数，从而降低了失调电压对基准电压的影响，可以得到精度更高、稳定性更好的基准电压。

【技术实现步骤摘要】

本专利技术涉及带隙基准电路，尤其是一种降低失调电压影响的带隙基准电压电路，属于双极型晶体管(BJT)以及金属氧化物半导体(MOS)晶体管集成电路

技术介绍
现有技术中存在一种如附图说明图1所示的传统带隙基准电压电路，设有PNP三极管Q1、Q2和Q3、运算放大器0P、电阻Rl和R2、PMOS管Ml、M2和M3 ；PNP三极管Ql、Q2和Q3的基极和集电极均接地，PNP三极管Ql的发射极通过电阻Rl连接放大器OP的同相输入端和PMOS管Ml的漏极(节点A)，PNP三极管Q2的发射极连接放大器OP的反相输入端和PMOS管M2的漏极(节点B)，运算放大器OP的输出端与PMOS管Ml、M2、M3的栅极连接，PMOS管Ml、M2、M3的源极和衬底均连接电源VDD，PNP三极管Q3的发射极通过电阻R2连接PMOS管M3的漏极(节点C)并作为输出端输出基准电压VMf。图1工作原理如下:宽长比相同的PMOS管Ml，M2和M3构成等比例电流镜，使流过三极管Ql，Q2和Q3的支路电流相等，即IQ1=IQ2=IQ3。三极管Q2的基极-发射极电压为:权利要求1.一种降低失调电压影响的带隙基准电压电本文档来自技高网...

【技术保护点】
一种降低失调电压影响的带隙基准电压电路，基于传统的带隙基准电压电路结构，设有PNP三极管Q1、Q2和Q3、运算放大器OP、电阻R1和R2、PMOS管M1、M2和M3；PNP三极管Q1、Q2和Q3的基极和集电极均接地，PNP三极管Q1的发射极通过电阻R1连接放大器OP的同相输入端和PMOS管M1的漏极，PNP三极管Q2的发射极连接放大器OP的反相输入端和PMOS管M2的漏极，运算放大器OP的输出端与PMOS管M1、M2、M3的栅极连接，PMOS管M1、M2、M3的源极和衬底均连接电源VDD，PNP三极管Q3的发射极通过电阻R2连接PMOS管M3的漏极并作为输出端输出基准电压Vref；其特征在于：...

【技术特征摘要】

【专利技术属性】
技术研发人员：祝靖，孙国栋，宋慧滨，孙伟锋，陆生礼，时龙兴，
申请(专利权)人：东南大学，
类型：发明
国别省市：