电压基准源电路制造技术

本实用新型专利技术一种电压基准源电路，包括：第一NPN晶体管、第二NPN晶体管、第一电阻和第二电阻以产生第一基准信号，所述电压基准源电路还包括偏置反馈环路、第三晶体管、第四晶体管、阻值随工艺的变化特性优于所述第一电阻和/或所述第二电阻的第三电阻，以及与所述第一电阻和/或所述第二电阻采用相同的工艺制程第四电阻以提供高精度的参考信号。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术的实施例涉及电子电路装置，更具体但是并非排它地涉及电压基准源电路。
技术介绍
高精度电压基准源在模数转换器和功率集成电路等应用中扮演了重要角色。传统的电压基准源主要是利用双极性晶体管BE结(基极发射极)的负温度特性和VT (热电压)的正温度特性得到与温度基本无关的电压基准源。在这种电压基准源中，通常利用一个或多个电阻器将NPN晶体管中基极和集电极电压差转换为偏置电流来产生基准电压。但是，电阻器的阻值会随着工艺制程而变化，影响基准电压的精度。如何避免基准随工艺漂移，是本领域技术人员要解决的难题。
技术实现思路
考虑到现有技术中的一个或多个问题，本技术提供了结构简单且成本低廉的一种电压基准源电路，包括:第一 NPN晶体管，具有集电极、基极和发射极；第二 NPN晶体管，具有集电极、基极和发射极，其基极耦接至所述第一 NPN晶体管的基极；第一电阻，具有第一端和第二端，其第一端耦接至所述第一 NPN晶体管的发射极，其第二端耦接至所述第二 NPN晶体管的发射极；第二电阻，具有第一端和第二端，其第一端耦接至所述第二 NPN晶体管的发射极，其第二端耦接至第一电势；偏置反馈环路，耦接至第二电势为所述第一 NPN晶体管和所述第二 NPN晶体管提供偏置，具有第一端、第二端和输出端，其第一端耦接至所述第一 NPN晶体管的集电极，其第二端耦接至所述第二 NPN晶体管的集电极，其输出端提供偏置信号；第三晶体管，具有控制端、第一端和第二端，其第一端耦接至所述第二电势，其控制端耦接至所述偏置信号，其第二端耦接至所述第二 NPN晶体管的基极；第三电阻，具有第一端和第二端，其第一端耦接至所述第三晶体管的第二端，其第二端耦接至所述第一电势，所述第三电阻的阻值随工艺的变化特性优于所述第一电阻和/或所述第二电阻；第四晶体管，具有控制端、第一端和第二端，其第一端耦接至所述第二电势，其控制端耦接至所述偏置信号，其第二端提供一参考信号；第四电阻，具有第一端和第二端，其第一端耦接至所述第四晶体管的第二端，其第二端耦接至所述第一电势，所述第四电阻与所述第一电阻和/或所述第二电阻采用相同的工艺制程。根据本技术的实施例，所述第一 NPN晶体管的发射极面积实质上等于所述第二 NPN晶体管的发射极面积，所述第二 NPN晶体管的偏置电流大于所述第一 NPN晶体管的偏置电流。根据本技术的实施例，所述第一 NPN晶体管与所述第二 NPN晶体管具有实质上相同的偏置电流，所述第一 NPN晶体管的发射极面积大于所述第二 NPN晶体管的发射极面积。根据本技术的实施例， 所述第一 NPN晶体管和所述第二 NPN晶体管由发射极面积实质上相同的晶体管并联组成。根据本技术的实施例，所述第三晶体管和所述第四晶体管均为NPN双极性晶体管，具有作为控制端的基极、作为第一端的集电极和作为第二端的发射极。根据本技术的实施例，所述第三晶体管和所述第四晶体管均为N沟道MOS晶体管，具有作为控制端的栅极、作为第一端的漏极和作为第二端的源极。根据本技术的实施例，所述第三电阻和第四电阻具有相似的典型电阻值。根据本技术的实施例，所述第三电阻包括P型或者N型扩散电阻，所述第一电阻和/或所述第二电阻和/或所述第四电阻包括多晶硅电阻。根据本技术的实施例，所述第三电阻包括金属电阻，所述第一电阻和/或所述第二电阻和/或所述第四电阻包括多晶硅电阻。根据本技术的实施例，所述偏置反馈环路包括:第一 PNP晶体管，具有集电极、基极和发射极，其集电极和基极耦接至所述第一 NPN晶体管的集电极，其发射极耦接至所述第二电势；第二PNP晶体管，具有集电极、基极和发射极，其基极耦接至所述第一PNP晶体管的基极，其集电极耦接至所述第二 NPN晶体管的集电极，其发射极耦接至所述第二电势；第三PNP晶体管，具有集电极、基极和发射极，其集电极耦接至所述第一电势，其基极耦接至所述第二 NPN晶体管的集电极，其发射极耦接至所述偏置反馈环路的输出端。根据本技术的实施例，所述偏置反馈环路包括:第一 PMOS晶体管，具有漏极、栅极和源极，其漏极和栅极耦接至所述第一 NPN晶体管的集电极，其源极耦接至所述第二电势；第二 PMOS晶体管，具有漏极、栅极和源极，其栅极耦接至所述第一 PMOS晶体管的栅极，其漏极耦接至所述第二 NPN晶体管的集电极，其源极耦接至所述第二电势；第三PNP晶体管，具有集电极、基极和发射极，其集电极耦接至所述第一电势，其基极耦接至所述第二NPN晶体管的集电极，其发射极耦接至所述偏置反馈环路的输出端。在根据上述实施例的电压基准源电路中，第三电阻的阻值随工艺的变化特性优于第一电阻和/或第二电阻，并且第四电阻与第一电阻和/或第二电阻采用相同的工艺制程，避免了电压基准随工艺的漂移。附图说明下面将参考附图详细说明本技术的具体实施方式，其中相同的附图标记表示相同的部件或特征。图1示出根据本技术实施例的电压基准源100的示意电路图；图2示出根据本技术一个实施例的电压基准源200的示意电路图；图3示出根据本技术一个实施例的电压基准源300的示意电路图；图4示出根据本技术一个实施例的电压基准源400的示意电路图；图5示出根据本技术一个实施例的电压基准源500的示意电路图。具体实施方式在下文所述的特定实施例代表本技术的示例性实施例，并且本质上仅为示例说明而非限制。在以下描述中，为了提供对本技术的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是:这些特定细节对于本技术而言不是必需的。在其他实例中，为了避免混淆本技术，未具体描述公知的电路、材料或方法。在说明书中，提及“一个实施例”或者“实施例”意味着结合该实施例所描述的特定特征、结构或者特性包括在本技术的至少一个实施例中。术语“在一个实施例中”在说明书中各个位置出现并不全部涉及相同的实施例，也不是相互排除其他实施例或者可变实施例。本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。此外，本领域普通技术人员应当理解，在此提供的示图都是为了说明的目的，并且示图不一定是按比例绘制的。应当理解，当称“元件”“连接到”或“耦接”到另一元件时，它可以是直接连接或耦接到另一元件或者可以存在中间元件。相反，当称元件“直接连接到”或“直接耦接到”另一元件时，不存在中间元件。相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。图1示出根据本技术一个实施例的电压基准源100。该基准源100包括第一NPN晶体管QNl、第二 NPN晶体管QN2、第一电阻Rl、第二电阻R2、偏置反馈环路IO1、以及第一电势Vl和第二电势V2。根据示出的实施例，第一 NPN晶体管QNl具有集电极、基极和发射极。第二 NPN晶体管QN2具有集电极、基极和发射极，其基极耦接至第一 NPN晶体管QNl的基极。第一电阻Rl具有第一端和第二端，其第一端耦接至第一 NPN晶体管QNl的发射极，其第二端耦接至第二 NPN晶体管QN2的发射极。第二电阻R2具有第一端和第二端，其第一端耦接至第二 NPN晶体管QN2发射本文档来自技高网...

【技术保护点】
一种电压基准源电路，其特征在于，所述电压基准源电路包括：第一NPN晶体管，具有集电极、基极和发射极；第二NPN晶体管，具有集电极、基极和发射极，其基极耦接至所述第一NPN晶体管的基极；第一电阻，具有第一端和第二端，其第一端耦接至所述第一NPN晶体管的发射极，其第二端耦接至所述第二NPN晶体管的发射极；第二电阻，具有第一端和第二端，其第一端耦接至所述第二NPN晶体管的发射极，其第二端耦接至第一电势；偏置反馈环路，耦接至第二电势为所述第一NPN晶体管和所述第二NPN晶体管提供偏置，具有第一端、第二端和输出端，其第一端耦接至所述第一NPN晶体管的集电极，其第二端耦接至所述第二NPN晶体管的集电极，其输出端提供偏置信号；第三晶体管，具有控制端、第一端和第二端，其第一端耦接至所述第二电势，其控制端耦接至所述偏置信号，其第二端耦接至所述第二NPN晶体管的基极；第三电阻，具有第一端和第二端，其第一端耦接至所述第三晶体管的第二端，其第二端耦接至所述第一电势，所述第三电阻的阻值随工艺的变化特性优于所述第一电阻和/或所述第二电阻；第四晶体管，具有控制端、第一端和第二端，其第一端耦接至所述第二电势，其控制端耦接至所述偏置信号，其第二端提供一参考信号；第四电阻，具有第一端和第二端，其第一端耦接至所述第四晶体管的第二端，其第二端耦接至所述第一电势，所述第四电阻与所述第一电阻和/或所述第二电阻采用相同的工艺制程。...

【技术特征摘要】
1.一种电压基准源电路，其特征在于，所述电压基准源电路包括: 第一 NPN晶体管，具有集电极、基极和发射极； 第二 NPN晶体管，具有集电极、基极和发射极，其基极耦接至所述第一 NPN晶体管的基极； 第一电阻，具有第一端和第二端，其第一端耦接至所述第一 NPN晶体管的发射极，其第二端耦接至所述第二 NPN晶体管的发射极； 第二电阻，具有第一端和第二端，其第一端耦接至所述第二 NPN晶体管的发射极，其第二端耦接至第一电势； 偏置反馈环路，耦接至第二电势为所述第一 NPN晶体管和所述第二 NPN晶体管提供偏置，具有第一端、第二端和输出端，其第一端耦接至所述第一 NPN晶体管的集电极，其第二端耦接至所述第二 NPN晶体管的集电极，其输出端提供偏置信号； 第三晶体管，具有控制端、第一端和第二端，其第一端耦接至所述第二电势，其控制端耦接至所述偏置信号，其第二端耦接至所述第二 NPN晶体管的基极； 第三电阻，具有第一端和第二端，其第一端耦接至所述第三晶体管的第二端，其第二端耦接至所述第一电势，所述第三电阻的阻值随工艺的变化特性优于所述第一电阻和/或所述第二电阻； 第四晶体管，具有控制端、第一端和第二端，其第一端耦接至所述第二电势，其控制端耦接至所述偏置信号，其第二端提供一参考信号； 第四电阻，具有第一端和第二端，其第一端耦接至所述第四晶体管的第二端，其第二端耦接至所述第一电势，所述第四电阻与所述第一电阻和/或所述第二电阻采用相同的工艺制程。2.根据权利要求1所述的电压基准源电路，其特征在于，所述第一NPN晶体管的发射极面积实质上等于所述第二 NPN晶体管的发射极面积，所述第二 NPN晶体管的偏置电流大于所述第一 NPN晶体管的偏置电流。3.根据权利要求1所述的电压基准源电路，其特征在于，所述第一NPN晶体管与所述第二 NPN晶体管具有实质上相同的偏置电流，所述第一 NPN晶体管的发射极面积大于所述第二 NPN晶体管的发射极面积。4.根据权利要求3所述的电压基准源电路，其特征在于，所述第一NPN晶体管和所述第二 NPN晶体管由发射极面积实质上相同的晶体管并...

【专利技术属性】
技术研发人员：李伊珂，
申请(专利权)人：成都芯源系统有限公司，
类型：实用新型
国别省市：