一种降低LVDS驱动器输出驱动模块的输入负载的电路结构制造技术

本发明专利技术公开了一种降低LVDS驱动器输出驱动模块的输入负载的电路结构。其中Vinn和Vinp为LVDS驱动器预驱动模块的输出，用来控制LVDS驱动器输出驱动模块的四个开关MOS管。与常规LVDS驱动器电路相比，该电路特点为：通过正反馈分流机制，在不增加任何功耗的基础上，仅仅通过增加四个开关MOS管便可以有效降低LVDS驱动器输出驱动模块的输入负载电容即预驱动模块的输出负载电容，降低了LVDS驱动器预驱动部分的功耗，因而提高了整体驱动器的性能。

【技术实现步骤摘要】

本专利技术涉及由CMOS晶体管构成的低电压差分信号(Low-Voltage DifferentialSignaling, LVDS)驱动
，特指一种可有效降低LVDS驱动器输出驱动模块的输入负载的电路结构。
技术介绍
随着集成电路，微电子技术的飞速发展和广泛应用，传输接口技术已经成为集成电路领域的研究热点之一，LVDS传输技术作为一种具有诸多优势的接口技术，逐渐成为人们研究的热点之一。如图1所示，LVDS发送器一般分为预驱动模块(Pre-Driver，PD)和输出驱动模块(Output-Driver, 0D)。预驱动模块的作用为增加信号的驱动能力，使其足够驱动输出驱动模块的输入负载。整个驱动器的电流消耗为Illrver = IPD+10D (I)Ipd为预驱动模块的电流，Iffll为输出驱动模块的电流。根据Ppd = Cin,0DV2DDf (2)预驱动模块的功耗大小取决于输出驱动模块的总输入负载Cin, 0D,电源电压Vdd以及数据的翻转速率f。本专利技术是为有效降低输出驱动模块的总输入负载Cin, m，进而有效降低预驱动模块的功耗。
技术实现思路
(一 )要解决的技术问题有鉴于此，本专利技术的主要目的是提供一种可有效降低LVDS驱动器输出驱动模块的输入负载的电路结构，降低预驱动模块的功耗。(二)技术方案为达到上述目的，本专利技术提供了一种降低LVDS驱动器输出驱动模块的输入负载的电路结构，该电路结构包括十二个CMOS晶体管，分别为第IaCMOS晶体管Mia、第IbCMOS晶体管Mlb、第2aCM0S晶体管M2a、第2bCM0S晶体管M2b、第3aCM0S晶体管M3a、第3bCM0S晶体管M3b、第4aCM0S晶体管M4a、第4bCM0S晶体管M4b、第5CM0S晶体管M5、第6CM0S晶体管M6、第7CM0S晶体管M7和第8CM0S晶体管M8，其中:第8CM0S晶体管M8与第5CM0S晶体管M5构成控制单元，第6CM0S晶体管M6与第7CM0S晶体管M7构成镜像电流源，第IaCMOS晶体管Mia、第IbCMOS晶体管Mlb、第2aCM0S晶体管M2a、第2bCM0S晶体管M2b、第3aCM0S晶体管M3a、第3bCM0S晶体管M3b、第4aCM0S晶体管M4a与第4bCM0S晶体管M4b构成电流开关单元；第IaCMOS晶体管Mla与第4aCM0S晶体管M4a的栅极相连并接到输入端Vinp，第2aCM0S晶体管M2a与第3aCM0S晶体管M3a的栅极相连并连接到输入端Vinn，第IbCMOS晶体管Mlb的栅极与第3bCM0S晶体管M3b的栅极相连并连接到输出端Voutp，第2bCM0S晶体管M2b的栅极与第4bCM0S晶体管M4b的栅极相连并连接到输出端Voutn，第8CM0S晶体管M8、第5CM0S晶体管M5的栅极连接共模反馈电路的输出端Vcmfb来控制电流信号的大小，其中输入端Vinn和输入端Vinp为LVDS预驱动模块的输入，输出端Voutp和输出端Voutn为LVDS驱动器输出驱动模块的输出。上述方案中，所述第IaCMOS晶体管Mia、第2aCM0S晶体管M2a、第3aCM0S晶体管M3a、第3bCM0S晶体管M3b、第4aCM0S晶体管M4a和第4bCM0S晶体管M4b为N型CMOS晶体管，所述第IbCMOS晶体管Mlb和第2bCM0S晶体管M2b为P型CMOS晶体管。上述方案中，所述第3aCM0S晶体管M3a、第3bCM0S晶体管M3b、第4aCM0S晶体管M4a和第4bCM0S晶体管M4b为N型CMOS晶体管，所述第IaCMOS晶体管Mia、第2aCM0S晶体管M2a、第IbCMOS晶体管Mlb和第2bCM0S晶体管M2b为P型CMOS晶体管。(三)有益效果与现有结构相比，本专利技术的优点在于:通过简单的结构，在仅仅增加四个CMOS晶体管Mlb、M2b、M3b、M4b基础上，新结构可以有效降低整体LVDS驱动器的功耗。具体实现原理为:本结构通过增加CMOS晶体管Mlb、M2b、M3b、M4b而实现对原电路晶体管Mia、M2a、M3a、M4a的分流。故可以有效减小CMOS晶体管Mla、M2a、M3a、M4a的尺寸。因为CMOS晶体管Mla、M2a、M3a、M4a的尺寸决定了输出驱动模块的输入负载，故本专利技术有效的降低了输出驱动模块的负载。仿真显示可以降低输出驱动模块50%的输入负载，进而降低了对前级预驱动模块驱动能力的要求，减小了整个驱动电路的功耗和设计难度。附图说明图1为LVDS驱动器的模块化结构图；图2为传统LVDS驱动器输出驱动模块的电路结构图；图3为本专利技术中低输入负载LVDS驱动器输出驱动模块的电路结构图；图4为图3所示电路结构的一种衍生结构的示意图。具体实施例方式为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术进一步详细说明。如图2所示，此电路为传统LVDS驱动器的输出驱动模块。其由CMOS晶体管M8和CMOS晶体管M5组成的共模反馈控制单元，由CMOS晶体管M7和CMOS晶体管M6组成的镜像电流源。晶体管Ml、M2、M3、M4组成电流开关电路，控制电流以不同方向流过负载电阻，进而在输出端Voutp和Voutn产生差分输出信号。由于LVDS国际标准规定在输出电阻上流过3.5mA电流，所以电流开关CMOS晶体管Ml、M2、M3、M4的尺寸会较大以流过3.5mA的电流。同时，晶体管M1、M2、M3、M4为LVDS驱动器预驱动模块的输出负载，其较大的尺寸会明显增大预驱动模块的负载和功耗。为解决上述技术问题，本专利技术在不增加任何额外功耗基础上，仅仅在传统电路基础上增加四个CMOS晶体管Mlb、M2b、M3b、M4b，便可以有效降低输出驱动模块的输入负载。如图3所示，本专利技术提供的这种降低LVDS驱动器输出驱动模块的输入负载的电路结构，包括十二个CMOS晶体管，分别为第IaCMOS晶体管Mia、第IbCMOS晶体管Mlb、第2aCM0S晶体管M2a、第2bCM0S晶体管M2b、第3aCM0S晶体管M3a、第3bCM0S晶体管M3b、第4aCM0S晶体管M4a、第4bCM0S晶体管M4b、第5CM0S晶体管M5、第6CM0S晶体管M6、第7CM0S晶体管M7和第8CM0S晶体管M8。其中:第8CM0S晶体管M8与第5CM0S晶体管M5构成控制单元，第6CM0S晶体管M6与第7CM0S晶体管M7构成镜像电流源，第IaCMOS晶体管Mia、第IbCMOS晶体管Mlb、第2aCM0S晶体管M2a、第2bCM0S晶体管M2b、第3aCM0S晶体管M3a、第3bCM0S晶体管M3b、第4aCM0S晶体管M4a与第4bCM0S晶体管M4b构成电流开关单元。第IaCMOS晶体管Mla与第4aCM0S晶体管M4a的栅极相连并接到输入端Vinp，第2aCM0S晶体管M2a与第3aCM0S晶体管M3a的栅极相连并连接到输入端Vinn，第IbCMOS晶体管Mlb的栅极与第3bCM0S晶体管M3b的栅极相连并连接到输出端Voutp，第2bCM0S晶体管M2b的栅极与第4bCM0S晶体管M4b的栅极相连并连接到输出端Voutn，第8CM0S晶体管M8、第5CM0S晶体管M5的栅极连接共本文档来自技高网...

【技术保护点】
一种降低LVDS驱动器输出驱动模块的输入负载的电路结构，其特征在于，该电路结构包括十二个CMOS晶体管，分别为第1aCMOS晶体管(M1a)、第1bCMOS晶体管(M1b)、第2aCMOS晶体管(M2a)、第2bCMOS晶体管(M2b)、第3aCMOS晶体管(M3a)、第3bCMOS晶体管(M3b)、第4aCMOS晶体管(M4a)、第4bCMOS晶体管(M4b)、第5CMOS晶体管(M5)、第6CMOS晶体管(M6)、第7CMOS晶体管(M7)和第8CMOS晶体管(M8)，其中：第8CMOS晶体管(M8)与第5CMOS晶体管(M5)构成控制单元，第6CMOS晶体管(M6)与第7CMOS晶体管(M7)构成镜像电流源，第1aCMOS晶体管(M1a)、第1bCMOS晶体管(M1b)、第2aCMOS晶体管(M2a)、第2bCMOS晶体管(M2b)、第3aCMOS晶体管(M3a)、第3bCMOS晶体管(M3b)、第4aCMOS晶体管(M4a)与第4bCMOS晶体管(M4b)构成电流开关单元；第1aCMOS晶体管(M1a)与第4aCMOS晶体管(M4a)的栅极相连并接到输入端Vinp，第2aCMOS晶体管(M2a)与第3aCMOS晶体管(M3a)的栅极相连并连接到输入端Vinn，第1bCMOS晶体管(M1b)的栅极与第3bCMOS晶体管(M3b)的栅极相连并连接到输出端Voutp，第2bCMOS晶体管(M2b)的栅极与第4bCMOS晶体管(M4b)的栅极相连并连接到输出端Voutn，第8CMOS晶体管(M8)、第5CMOS晶体管(M5)的栅极连接共模反馈电路的输出端Vcmfb来控制电流信号的大小，其中输入端Vinn和输入端Vinp为LVDS预驱动模块的输入，输出端Voutp和输出端Voutn为LVDS驱动器输出驱动模块的输出。...

【技术特征摘要】
1.一种降低LVDS驱动器输出驱动模块的输入负载的电路结构，其特征在于，该电路结构包括十二个CMOS晶体管，分别为第IaCMOS晶体管(Mla)、第IbCMOS晶体管(Mlb)、第2aCM0S晶体管(M2a)、第2bCM0S晶体管(M2b)、第3aCM0S晶体管(M3a)、第3bCM0S晶体管(M3b)、第 4aCM0S 晶体管(M4a)、第 4bCM0S 晶体管(M4b)、第 5CM0S 晶体管(M5)、第 6CM0S 晶体管(M6)、第7CM0S晶体管(M7)和第8CM0S晶体管(M8)，其中: 第8CM0S晶体管(M8)与第5CM0S晶体管(M5)构成控制单元，第6CM0S晶体管(M6)与第7CM0S晶体管(M7)构成镜像电流源，第IaCMOS晶体管(Mla)、第IbCMOS晶体管(Mlb)、第2aCM0S晶体管(M2a)、第2bCM0S晶体管(M2b)、第3aCM0S晶体管(M3a)、第3bCM0S晶体管(M3b)、第4aCM0S晶体管(M4a)与第4bCM0S晶体管(M4b)构成电流开关单元； 第IaCMOS晶体管(Mla)与第4aCM0S晶体管(M4a)的栅极相连并接到输入端Vinp，第2aCM0S晶体管(M2a)与第3aCM0S晶体管(M3a)的栅极相连并连接到输入端Vinn，第IbCMOS晶体管(Mlb)的栅极与第3bCM0S晶体管(M3...

【专利技术属性】
技术研发人员：赵建中，卜山，刘海南，黑勇，周玉梅，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：