公开了输出驱动器电路。根据多个示例实施例，输出驱动器电路包括：高侧驱动器电路，具有反串联连接在功率源与输出节点之间的晶体管；以及低侧驱动器电路，具有反串联连接在输出节点与地之间的晶体管。对于每个晶体管，二极管连接在该晶体管的源极与漏极之间，高侧和低侧电路的二极管分别被布置为防止/减小彼此相反的方向上的电流流动。
【技术实现步骤摘要】
本专利技术的多个实施例方面涉及输出驱动器，在特定实施例中，涉及集成推挽式 (push-pull)高压输出驱动器。
技术介绍
输出驱动器是对连接有负载的输出端子进行驱动的电路。负载可以是被设计成执行具有特定电压或电流需求的特定应用的半导体或集成电路。一般而言，推挽式驱动器广泛用作输出驱动器。推挽式驱动器具有CMOS反相器的形式，该CMOS反相器包括在电源电压端子与地电压端子之间彼此串联的上拉PMOS晶体管和下拉NMOS晶体管。通常，电源电压端子与地电压端子分别连接至系统的电源和地。上述和其他问题对于输出驱动器和相关器件的制造和实施提出了挑战。
技术实现思路
多个示例实施例涉及驱动器电路，例如可以用于驱动总线或者连接至负载的驱动器电路。根据示例实施例，提供了一种高压驱动器电路(例如，针对轨到轨(rail to rail) 操作)。该高压驱动器包括高侧驱动器电路，包括连接在功率源与输出节点之间的两个晶体管，晶体管的源极或漏极彼此反串联(anti-series)连接。在一些实施方式中，晶体管之一的漏极连接至输出节点，另一个晶体管的漏极连接至功率源，晶体管的源极彼此连接 (反串联)。在其他实施方式中，晶体管之一的源极连接至输出节点，另一个晶体管的源极连接至功率源，并且晶体管的漏极彼此连接(反串联)。在本文中，在连接两个晶体管的情况下使用的术语“反串联”被定义为将晶体管的相应端子(如同FET的源极或漏极)互连；例如，当两个晶体管的相应源极/漏极相连接以提供有效短路，就像通过在公共节点互连而提供的有效短路或通过阻抗可忽略材料或结构而提供的有效短路那样时，这两个晶体管彼此反串联连接。当两个FET之一的源极与另一个FET的漏极互连时，或者当电路组件连接在两个FET的(源极或漏极)端子之间时，这两个FET不是反串联连接。高压驱动器还包括低侧驱动器电路，具有连接在输出节点与地之间的两个晶体管，晶体管的源极或漏极彼此连接。在一种实施方式中，晶体管之一的漏极连接至输出节点，另一个晶体管的漏极连接至地，晶体管的源极彼此连接。在另一实施方式中，晶体管之一的源极连接至输出节点，另一个晶体管的源极连接至地，晶体管的漏极彼此连接。高侧驱动器电路还包括连接在晶体管之一的源极与漏极之间的二极管、以及连接在另一个晶体管的源极与漏极之间的另一二极管。这些二极管与晶体管连接，以便在彼此相反的方向上防止功率源与输出节点之间的电流流动。低侧驱动器电路还包括连接在晶体管之一的源极与漏极之间的二极管、以及连接在另一个晶体管的源极与漏极之间的另一二极管。这些二极管与晶体管连接，以便在彼此相反的方向上防止功率源与输出节点之间的电流流动。根据另一示例实施例，减轻或防止了可能导致驱动器的输出电压远低于或远高于其额定值的特定故障状况。上述驱动器电路被布置为当检测到故障状况时，阻止在驱动器的输出与与驱动器的地和/或电源连接之间的电流流动。驱动器电路通过使用反串联的晶体管和二极管来防止不期望的电流流动。当电路处于功能性模式时，成对的晶体管和二极管用于提供输出电压，而在电源与输出之间或者在输出与地之间无二极管电压降。根据本专利技术的另一示例实施例，高压驱动器电路包括功率源、地和输出节点，用于驱动例如总线或其他负载等输出电路。该电路包括高侧驱动器电路，高侧驱动器电路包括连接在功率源与输出节点之间的两个晶体管，晶体管的源极或漏极类似上述方式(例如， 反串联)彼此连接。该电路还包括低侧驱动器电路，低侧驱动器电路包括连接在输出节点与地之间的两个晶体管，晶体管的源极或漏极也类似上述方式彼此连接。在高侧驱动器电路中，在晶体管之一的源极与漏极之间连接二极管，在另一个晶体管的源极与漏极之间连接另一二极管。配置和布置相应的二极管，以在彼此相反的方向上防止功率源与输出节点之间的电流流动。在低侧驱动器电路中，在晶体管之一的源极与漏极之间连接二极管，在另一个晶体管的源极与漏极之间连接另一二极管。配置和布置相应的二极管，以在彼此相反的方向上防止输出节点与地之间的电流流动。控制电路配置为向高侧驱动器电路提供第一信号，以导通高侧驱动器电路的晶体管。控制电路还配置为向低侧驱动器电路提供第二信号，以导通低侧驱动器电路的晶体管。 输出节点配置为在高侧驱动器电路的晶体管或低侧驱动器电路的晶体管已经导通时提供输出信号。以上论述/概述不是要描述本公开的每个实施例或每一种实施方式。以下的附图和具体描述也举例描述了多个实施例。附图说明结合附图考虑以下具体描述，可以更加完整地理解多个示例实施例，附图中图1示出了根据本公开示例实施例的高压驱动器；图2示出了根据本公开另一示例实施例的高压输出驱动器；图3示出了根据本公开再一示例实施例的高压输出驱动器；图4示出了根据本公开又一示例实施例的高压输出驱动器；图5示出了根据本专利技术另一示例实施例的连接至负载的高压输出驱动器。具体实施例方式本专利技术可以具有多种修改和备选形式，附图中通过示例示出了特定方式，并且将对其进行具体描述。然而，应该理解，不是要将本专利技术限定到所描述的具体实施例。相反，目的是要覆盖落入本专利技术范围的所有修改、等同物和备选方式，包括权利要求中限定的方面。本专利技术的各个方面可应用多种不同类型的驱动器和有关电路，用于驱动多种不同类型的电路。本专利技术不一定受限于此，而是可以利用本文通过示例的论述来理解本专利技术的各个方面。本公开的多个方面涉及高压输出驱动器电路。该驱动器电路包括高侧电路和低侧电路。高侧电路位于电源电压与至输出驱动器的输出之间，低侧电路位于该输出与地之间。输出驱动器的组件布置为，使得当输出驱动器处于功能性模式时，电压降大体被限制到由电路中晶体管的导通电阻引起的电压降。当不处于功能性模式(处于非活跃模式)时， 输出驱动器中的二极管被布置为减小电源与输出之间以及输出与地之间的电流流动。通过将每个晶体管与二极管并联布置，来实现双重功能性在功能性模式期间限制电压降，以及在非活跃模式中防止电流流动。二极管和晶体管并联布置，以在栅源电压超过晶体管阈值电压时促进经过晶体管的电流流动，并在晶体管的栅极与源极短路时减小/防止电流流动 (例如，二极管几乎防止沿一个方向的全部电流流动，可能存在一些泄漏)。根据另一示例实施例，提供了具有轨到轨(rail to rail)高压能力的高压输出驱动器。该高压输出驱动器包括高侧驱动器电路和低侧驱动器电路，高压输出驱动器的输出位于在高侧驱动器电路与低侧驱动器电路之间。高侧驱动器电路包括反串联连接的两个功率组件。低侧驱动器电路也包括反串联连接的两个功率组件。每个功率组件包括晶体管和二极管。对于每个功率组件，二极管连接在晶体管的源极与漏极之间。高侧驱动器电路中的两个功率组件的晶体管的栅极相连。低侧驱动器电路中的两个功率组件的晶体管的栅极相连。在高侧驱动器电路中，晶体管之一的漏极连接至电源，另一个晶体管的漏极连接至高压输出驱动器的输出。高侧驱动器(例如，控制器)控制高侧驱动器电路的两个功率组件。在低侧驱动器电路中，晶体管之一的漏极连接至电源，另一个晶体管的漏极连接至低压输出驱动器的输出。低侧驱动器(例如，控制器)控制低侧驱动器电路的两个功率组件。当功率组件之一中的晶体管的栅源电压超过阈值时，晶体管导通电流。当功率组件之一中的晶体管的栅极和源极被短路时，没本文档来自技高网...
【技术保护点】
【技术特征摘要】
...
【专利技术属性】
技术研发人员：皮特·古斯塔夫·尼尔洛普，克莱门斯·G·J·德哈斯，鲁克·范戴克，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。