一种数字输出驱动器，包括可以用薄氧化物FET实现的前置驱动器(310)和驱动器(360)。前置驱动器(310)基于数字输入信号来生成第一数字信号(14)和第二数字信号(16)。第一数字信号具有由第一(例如焊盘)电源电压(VPAD)和中间电压(VINT)确定的第一电压范围。第二数字信号具有由第二(例如内核)电源电压(VCORE)和电路的地(VSCS)确定的第二电压范围。驱动器接收第一和第二数字信号并提供数字输出信号(VOUT)，该数字输出信号具有由第一电源电压和电路的地确定的第三电压范围。前置驱动器可以包括锁存器(320)和锁存器驱动器(330)。锁存器存储数字输入信号的当前逻辑值。锁存器驱动器向锁存器写入逻辑值。使能锁存器驱动器达一个短的持续时间，以写入逻辑值，随后将其关闭。
【技术实现步骤摘要】
【专利说明】利用薄氧化物场效应晶体管的数字输出驱动器和输入缓冲 器 本申请为分案申请，其原申请是于2008年7月10日（国际申请日为2007年1月 12日）向中国专利局提交的专利申请，申请号为200780002249. 4,专利技术名称为"利用薄氧化 物场效应晶体管的数字输出驱动器和输入缓冲器"。
本公开内容总体上设及电子器件，更具体而言设及用于集成电路（1C)的数字输 出驱动器和输入缓冲器。
技术介绍
在各种应用中，例如在通信装置、计算机、消费电子器件等中广泛使用了数字1C。 很多数字1C都是制造成互补金属氧化物半导体（CMO巧的，其利用了N沟道场效应晶体管 (N-阳T)和P-沟道FET(P-阳T)二者。FET也被称为晶体管器件或简称为器件。 数字1C可W利用薄氧化物FET、厚氧化物FET或薄氧化物与厚氧化物FET二者的 组合。通常，薄氧化物FET可W工作在较低的电源电压下且具有薄的氧化物层、较低的阔值 电压和较低的击穿电压。相反，厚氧化物FET能够耐受更高的电源电压，且具有厚的氧化物 层、较高的阔值电压和较高的击穿电压。 很多数字1C，例如用于处理器的数字1C，被设计成大部分为薄氧化物FET或仅具 有薄氧化物FET。该是因为随着1C制造技术的改进更小的晶体管尺寸成为可能，薄氧化物 FET的尺寸缩小变得容易。此外，薄氧化物FET能够工作在更低的电源电压，该实现了更低 的功耗。因此，对于靠电池电源工作的便携式电子设备而言，薄氧化物FET是非常适合的。 数字1C通常与一个或多个外部设备，例如存储设备相接口。外部设备可W使用比 数字1C的电源电压高的输入/输出（I/O)电压。为了适应较高的I/O电压，可W利用能够 处理较高I/O电压的厚氧化物FET制造数字1C内的I/O电路。 对于数字1C而言，可W利用一些数量的掩模来制造薄氧化物阳T，该可W取决于 用于制造数字1C的1C工艺。可W利用除薄氧化物FET所需的掩模之外的若干数量的掩模 来制造厚氧化物FET。对于给定的1C管巧面积而言，1C管巧的成本大致正比于制造1C管 巧所需的掩模总数。因此，希望仅利用薄氧化物FET与较高的I/O电压相接口，从而可W避 免厚氧化物FET所需的额外掩模，W便降低制造成本。
技术实现思路
[000引因此在本领域中需要一种能够利用薄氧化物FET与更高I/O电压相接口的数字输 出驱动器。 本文描述了可W利用薄氧化物FET实现且具有良好性能的数字输出驱动器和数 字输入缓冲器。数字输出驱动器包括前置驱动器和驱动器。前置驱动器接收来自数字1C内部的电路的数字输入信号并基于所述数字输入信号生成第一和第二数字信号。驱动器接 收第一和第二数字信号并为外部装置提供数字输出信号。第一数字信号具有由第一电源电 压和中间电压确定的第一电压范围。第二数字信号具有由第二电源电压和电路的地确定的 第二电压范围。数字输出信号具有由第一电源电压和电路的地确定的第S电压范围。第一 电源电压可W是盘电源电压VpAD，其为用于外部装置的I/O电压。第二电源电压低于第一电 源电压，其可W是内用于数字1C内部的电路的内核电源电压Vmcc。 在实施例中，前置驱动器包括锁存器和锁存器驱动器。锁存器存储数字输入信号 的当前逻辑值，可W使用禪合在第一电源电压和中间电压之间的两个反相器实现锁存器。 锁存器驱动器向锁存器写入逻辑值。仅使能锁存器驱动器达一个短的时间段，W写入逻 辑值，随后可W将其关闭。锁存器驱动器可W包括（1)第一组叠置在一起的N-FET，其被 配置成下拉锁存器内的第一节点，W向锁存器写入逻辑高，W及（2)第二组叠置在一起的 N-FET，其被配置成下拉锁存器内的第二节点，W向锁存器写入逻辑低。可W导通一组N-FET 达一个短的时间段，W向锁存器写入逻辑值（例如逻辑高或低）。前置驱动器还可W包括用 于缓冲第一数字信号的第一缓冲器和/或用于缓冲数字输入信号的第二缓冲器。 在实施例中，驱动器包括叠置在一起的至少两个P-FET和至少两个N-FET。最上方 的P-FET接收第一数字信号，最下方的N-FET接收第二数字信号。对于前置驱动器和驱动 器，可W基于P-FET和N-FET的第一和第二电源电压和电压极限来确定叠置在一起的N-FET 和P-FET的数量。 下文将描述该数字输入缓冲器W及本专利技术的各方面和实施例。【附图说明】 结合附图参考下文给出的详细说明，本专利技术的特征和属性将变得更加显而易见， 在所有附图中类似的附图标记相应表示类似元件。 图1示出了无线装置的方框图； 图2示出了由输出驱动器和输入缓冲器构成的I/O电路； 图3示出了输出驱动器的方框图； 图4示出了输出驱动器的示意图； 图5示出了输出驱动器内的锁存器驱动器的数字信号的时序图； 图6示出了锁存器驱动器内的口控电路的示意图； 图7示出了输出驱动器内的锁存器的示意图； 图8示出了输入缓冲器的示意图。【具体实施方式】 本文中使用"示范性"一词表示"当作范例、实例或例示"。本文中称为"示范性的" 任何实施例或设计未必要视为比其他实施例或设计更优选或有利。 本文所述的数字输出驱动器可W用于各种数字1C。例如，该数字输出驱动器可W 用于专用集成电路（ASIC)、数字信号处理器值SP)、可编程逻辑器件（PLD)、现场可编程口 阵列肿GA)、处理器、控制器、微处理器、射频1C脚1C)等。该数字输出驱动器还可W用于 各种电子装置，例如无线通信装置、蜂窝电话、个人数字助理（PDA)、便携式计算机等。为清 晰起见，下文针对无线装置（例如蜂窝电话）中的ASIC描述数字输出驱动器。 图1示出了无线装置100的方框图。在接收路径上，天线112接收基站和/或卫 星发射的RF信号并将接收到的RF信号提供给接收器（RCVR) 114。接收器114处理（例如 滤波、放大、下变频和数字化）所接收的RF信号并将样本提供给ASIC120W进行下一步处 理。在发送路径上，ASIC120处理待发送的数据并将数据巧片提供到发射器（TMTR) 116。 发射器116处理（例如转换成模拟信号、滤波、放大和上变频）数据巧片并产生输出RF信 号，经由天线发射该输出RF信号。 ASIC120包括各种支持通信和其他功能的处理单元。对于图1所示的实施例， ASIC120包括调制调解器处理器122、音频/视频处理器124、应用处理器126、主控制器/ 处理器130、I/O控制器132和存储控制器134。调制调解器处理器122执行用于数据发射 和接收的处理，例如编码、调制、解调、解码等。音频/视频处理器124执行音频处理和视频 处理。应用处理器126执行用于各种应用，例如多路呼叫、网络浏览、游戏、用户接口等的处 理。I/O控制器132与外部装置相接口，例如音频单元142、显示单元144和小键盘146。存 储控制器134与外部储存器148相接口，外部储存器148可W包括SDRAM、闪存等。 图2示出了可用于图1中的ASIC120内的数字I/O焊盘210的示范性I/O电路 220。I/O焊盘210提供ASIC120内部的电路和外部电路之间的互连。I/O焊盘210可W 经由键合线、引线框架金手指等（图1中未示出）电禪合到1C封装的外部管脚。I/O焊盘 210与为I/O本文档来自技高网...
【技术保护点】
一种集成电路，包括：锁存器，其被配置成提供具有第一电压范围的第一数字信号，所述第一电压范围由第一电源电压和中间电源电压确定；以及耦合到所述锁存器的驱动器，其被配置成接收所述第一数字信号和第二数字信号并提供数字输出信号，其中所述第二数字信号具有由第二电源电压和电路的地确定的第二电压范围，其中所述数字输出信号具有由所述第一电源电压和电路的地确定的第三电压范围，其中所述第一电源电压高于所述第二电源电压。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：V·斯里尼瓦斯，V·莫汉，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。