辅助输出驱动器制造技术

本发明专利技术提供一种ＢｉＣＭＯＳ辅助输出驱动器，以在集成电路芯片电源供应电压是超出其额定范围时，维持输出逻辑信号电平。当电源供应电压电平是位于供ＭＯＳＦＥＴ输出驱动器级用的设计容限内时，辅助输出驱动器被关闭；当低于设计容限时，辅助输出驱动器是被接通。当电源供应滑到低于其设计容限范围时，驱动器级输出逻辑信号电平是藉由辅助输出驱动器而维持于期望的状态电平。

【技术实现步骤摘要】

此处所说明的技术一般地涉及集成电路(“IC”)领域；于下文中，IC结构及装置亦是有关于“芯片(chip)”及“片(dice)”或“片(die)”。
技术介绍
集成电路领域的技术是已相当发达。许多出版物说明使用于可一般地应用于复杂、三维、IC结构及装置的生产的集成电路的生产中的普遍习知技术细节；参见例如Silicon Processes，Vol.1-3，copyright 1995，Lattice Press，Lattice Semiconductor Corporation，Hillsboro，Oregon。不仅如此，此种处理的个别步骤可使用商业上可用的IC生产机器而实施。于下文中，此等机器及广泛使用的生产步骤技术的使用将被简单地称为“处于已知方式中”。由于对本专利技术的了解有具体的帮助，适当的技术数据是依据目前的技术而揭露于此处；对熟于此技者而言此领域的未来发展要求适当的调整是相当明显的。利用IC芯片的特定商业产品要求数字输出信号的状态保持为预定逻辑信号，高(HIGH)或低(LOW)，即使供应电压是低于输出级驱动器场效应晶体管(FET)的阈值电压。举例言之，电压监视仪器需要精确地传送其所监视的电路的真实输出。此等产品的其他典型为上电复位产生器、微处理器监视器、及芯片选择驱动器。当供应电压变为低于输出级驱动器FET的阈值电压时，已知的互补金属氧化物半导体(CMOS)的电路设计可能未导致“保证的”输出状态的效果。另一方面，降低阈值电压可改良IC的性能，但一般而言其要求晶片电平IC晶粒生产处理的改变。然而，降低阈值电压可能具有诸如增加泄漏电流的不欲电气效果。因此，IC设计者需就竞争利益加以考量。供商业产品用的改良电子电路确实有个需求，其中输出级信号是性能的决定性因素。
技术实现思路
本专利技术一般而言可提供用以于电源供应电压变为低于期待电平时，可确保预定输出的集成电路输出驱动器级。前文所述的内容并未企图包含本专利技术的所有方面、目标、优点、及特征，亦未企图由此内容暗示对本专利技术范围的任何限制。附图说明图1是根据本专利技术的典型实施例的电气示意图。图2是根据本专利技术的另一典型实施例的电气示意图。于图式中，相同的参考标号表示相同的特征。除非特别注释，否则说明书中的图式应理解不是按比例绘制的。具体实施例方式较佳实施例的详细说明图1是根据本专利技术的第一典型实施例的电路100的电气示意图。标准电气工程符号及协定被显示于此布局中，使得熟于此技者将可确知此等部件及其相应的互连。于此处所说明的典型实施例是使用具有特定晶体管极性实施的半导体装置加以说明的同时，熟于此技者将可知道相反极性装置的实施亦可被使用。此等典型实施例并未企图限制本专利技术的范围且此等例示实施例亦未暗示此种企图。一实验性实施是构建于双极互补金属氧化物半导体(BiCMOS)技术处理中；装置的尺寸等可调整为对熟于此技者而言是明显的，以缩放此等部件并将本专利技术适配于特定实施。CMOS输出驱动器101是典型已知的方式输出驱动器具有四个金属氧化物半导体场效应晶体管(“MOSFET”)MP1、MP2、MN1、及MN2且于电路板上的输出驱动级形成未显示的芯片。驱动器101是设计为可用以于输入节点103接收来自板上芯片电路(未显示)的以“In”符号105表示的数字逻辑信号，并可于输出驱动器级输出节点107提供放大的输出信号。诸如已知方式的DC电压源(未显示)的电源供应电压Vss可提供额定设计电压，或可为电气接地点。举例言之，供此实施例的MOSFETMP1、MP2、MN1、及MN2用的漏极源极偏置电压VDD可为已知方式的3.3伏特±0.3的DC源(未显示)。一般而言，当电压VDD是为其设计额定值时，其将远高于供MOSFETMP1、MP2、MN1、及MN2用的阈值电压，当信号In105为低(LOW)时，输出驱动器级输出节点107的电压将为低，且当信号In105为高(HIGH)时，输出驱动器级输出节点107的电压将为高。然而，当信号In105为低且电压VDD达到或低于阈值电压时，由于MOSFET MN2的栅极线109并没有足够的电压可将MOSFET MN2保持为导通(ON)状态，因此输出节点107处的输出驱动器级的状态可自低状态向上浮动。依据本专利技术的双极CMOS(BiCMOS)实施的典型实施例，辅助驱动器111是被增加至芯片输出级。辅助驱动器111的功能为用以补充驱动于低VDD电压的输出信号及用以确保芯片的输出垫113处的输出保持为低。芯片的输出垫113是经由线115及辅助驱动器输出节点117连接至CMOS输出驱动器101的输出节点107。当电压VDD是为其设计额定值或高于其设计额定值时，辅助驱动器MOSFET MN4的栅极119是被上拉，亦即，其可被认为是位于逻辑高电平。此可移除来自npn型双极晶体管Q3的基极驱动信号。移除来自双极晶体管Q3的基极驱动信号就移除了来自pnp型双极晶体管Q2的基极驱动信号。因此，由于VDD＝HIGH，辅助驱动器111是为关闭(OFF)且因此其并未影响输出垫113处的输出信号的状态。当电压VDD降低为低于供辅助驱动器MOSFET MN4用的阈值电压时，漏极121是藉由跨依特定实施而有适当尺寸的偏置电阻器R16的电压降而上拉。以箭头123表示的流经电阻器R16的电流I被强制于到npn型双极晶体管Q3的基极125的电路路径上。双极晶体管Q3的集电极127可自晶体管Q2的基极126抽取电流。晶体管Q2的集电极129可将电流推入npn型双极晶体管Q1的基极131。现在晶体管Q1的集电极133可将节点117抽取为低(LOW)。如此一来，输出垫113的低(LOW)条件可适当地维持。换言之，于电压VDD变为低于供驱动CMOS输出驱动器101用的设计阈值电压时，藉由开启辅助驱动器111，相关输出垫113处的低(LOW)输出信号可被保证。应注意者为，本专利技术的电路100的另一优点为即使自装置输出至正向电源有显著的外部阻抗，诸如经由未显示出的上拉电阻器，输出垫113低(LOW)条件可保持为低(LOW)数字信号值。于此较佳实施例中，辅助驱动器MOSFET MN4的阈值电压应是基本地等效于CMOS输出驱动器MOSFET MN2的阈值电压。以此方式，当其最被需要时，辅助驱动器111将开始操作于供应电压。于此较佳实施例中，另一MOSFET晶体管M13是连接于辅助驱动器111，使得自集电极127至发射极128的泄漏电流不会错误地将晶体管Q1及Q2变为导通(ON)。类似地，于此较佳实施例中，另一MOSFET晶体管M12是连接于辅助驱动器111，使得自集电极129至发射极130的晶体管Q2的泄漏电流不会错误地将晶体管Q1变为导通(ON)。于此较佳实施例中，电阻器Resd133被提供以保护辅助驱动器MOSFET MN4的栅极不受进入供应电压VDD或VSS的静电放电的影响。如此一来，其可确知电路100是能够提供基本数量的汲入(sink)电流，于是即使电压VDD降为低于所指定者输出电压将为逻辑低。任何电路100所需驱动的上拉电阻电压降将亦可被设立于逻辑低。驱动的最大数量是藉由双极晶体管的增益及偏置电阻器R16的值而确定。图2是根据本专利技术的另一典型实施例的电气示意图。熟于此技者将可确知此为图1所显示的本文档来自技高网...

【技术保护点】
一种输出驱动器电路装置，该输出驱动器电路装置连接于一集成电路的一输出垫并具有一预定电源供应电压额定电平，所述装置包含：ＭＯＳＦＥＴ第一级，其包括用以放大输入信号的装置及用以输出输出信号状态的装置；以及ＢｉＣＭＯＳＦＥＴ第二级 ，其包括用以于该电源供应电压额定电平小于令该ＭＯＳＦＥＴ第一级维持该输出信号状态所要求的阈值电压时，自动地将该输出信号维持于该输出信号状态的装置。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：道格拉斯保罗安德森，
申请(专利权)人：麦可瑞尔股份有限公司，
类型：发明
国别省市：US[美国]