无时钟状态回归骨牌逻辑门及相关的集成电路与估算方法技术

一种无时钟状态回归骨牌逻辑门及相关的集成电路与估算方法。该无时钟状态回归骨牌逻辑门，回应包括至少一个状态回归节点的多个输入节点。一骨牌电路预置一预置节点至一第一状态。当该预置节点被拉到一第二状态，该骨牌电路切换到一锁存状态且切换一输出节点的状态。当一重置节点被拉到该第一状态，该骨牌电路重置回该预置状态且切换该输出节点回其预设值。一估算电路于上述输入节点为一估算状态时将该预置节点拉到该第二状态。一致能电路于该骨牌电路处于该锁存状态时致能一重置条件。一估算事件后，如果该重置条件成立且上述输入节点不再是该估算状态，该重置电路将该重置节点拉到该第一状态。

【技术实现步骤摘要】

本专利技术涉及逻辑电路，且特别涉及自我重置状态回归骨牌式逻辑门(self-resetting return to state (RTS) domino logic gate),其操作无须依靠时钟信号，且用于回应状态回归(RTS)信号。
技术介绍
逻辑电路在集成电路(IC)上的设置，通常以快速执行逻辑运算为目的，因此，有多种可能布局。在许多例子中，将时钟信号导引至提供逻辑运算的电路是困难且不易实现的。包括静态以及动态逻辑门以及电路，大多数的逻辑电路都需要根据一输入时钟操作。静态互补式金属氧化物半导体逻辑门是以相当低的能量操作，但具有可观的输入电容，且其中信号是互补的P型装置与N型装置彼此角力而得，因此，静态互补式金属氧化物半导体逻辑门的操作相当慢。骨牌式电路(Domino)较相对的静态装置快速，但几乎总是要由一输入时钟信号控制。此
需要一种逻辑电路或逻辑门，可以在无需时钟信号的状态下以较快速且有效的方式进行逻辑运算。
技术实现思路
根据本专利技术一种实施方式所形成的一种无时钟状态回归骨牌逻辑门，具有多个节点、一骨牌电路、一估算电路、一致能电路以及一重置电路。上述节点各自设计在一第一状态以及一第二状态切换。上述输入节点各自在设定为上述第一状态后，根据状态回归操作回归上述第二状态。骨牌电路具有一预置状态以及一锁存状态。该骨牌电路为该预置状态时，该骨牌电路设定一预置节点以及一致能节点至上述第一状态、且设定该输出节点以及一第一重置节点为上述第二状态。当该预置节点转态至上述第二状态，该骨牌电路切换至该锁存状态，以转态该输出节点至上述第一状态且转态该致能节点至上述第二状态。当该第一重置节点转态为上述第一状态时，该骨牌电路重置回该预置状态。当上述输入节点为至少一个估算状态中任一个时，该估算电路转态该预置节点至该第二状态，反之，则该估算电路不影响该预设节点的电平。当该致能节点为上述第二状态时，该致能电路转态该第二重置节点至上述第一状态，反之，则该致能电路不影响该第二重置节点的电平。当上述输入节点不为上述至少一个估算状态中任一个时，该重置电路将上述第一与第二重置节点耦接在一起。当上述输入节点为上述至少一个估算状态中任一个时，该重置电路将上述第一与第二重置节点彼此隔离。该估算电路与该重置电路彼此可为双配置设计。所述状态回归技术可由回归逻辑‘0’设计实现，用于回应回归逻辑‘0’输入信号，或者，可由回归逻辑‘I’设计实现，用于回应回归逻辑‘I’输入信号。根据本专利技术一种实施方式所实现的集成电路，其中包括一第一逻辑以及一无时钟状态回归骨牌逻辑门。该第一逻辑供应多个状态回归信号。所述状态回归信号各自切换于一第一状态以及一第二状态。关于各个状态回归信号，在设定为第一状态后，该第一逻辑会根据状态回归操作设定各个状态回归信号为第二状态。无时钟状态回归骨牌逻辑门包括一预设节点、一致能节点、一输出节点以及一第一与一第二重置节点，各自切换于第一与第二状态。无时钟状态回归骨牌逻辑门还包括一骨牌电路、一估算电路、一致能电路以及一重置电路。根据本专利技术一种实施方式所实现的逻辑运算估算方法。所述方法包括接收多个状态回归信号。关于各个状态回归信号，会于设定至一第一状态后根据状态回归操作回归一第二状态。该方法还包括供应具有一预置状态以及一锁存状态的一骨牌电路。该骨牌电路于该预置状态时，会设定一预置节点以及一致能节点为一第一状态，且设定一输出节点以及一重置节点为一第二状态。当该预置节点被转态至该第二状态时，该骨牌电路切换至该锁存状态。当该重置节点转态至该第一状态，该骨牌电路转态回该预置状态，以转态该输出节点至该第一状态、且转态该致能节点至该第二状态。该方法还包括估算上述状态回归输入信号，其中，在所述状态回归输入信号处于至少一个估算状态的任一个时，转态该预置节点至该第二状态，使该骨牌电路切换为其锁存状态。该方法尚包括于该致能节点于该第二状态且所述状态回归信号不再为上述至少一个估算状态的任一个时转态该重置节点为该第一状态以重置该骨牌电路为该预置状态。根据本专利技术一种实施方式所形成的一无时钟状态回归骨牌逻辑门，具有多个节点，一骨牌电路、一估算电路、一致能电路以及一重置电路。各节点切换于一第一状态以及一第二状态。至少一个输入节点是一状态回归节点，会在设定为该第一状态后，根据状态回归操作回归该第二状态。该骨牌电路具有一预置状态以及一锁存状态。当该骨牌电路为该预置状态时，该骨牌电路设定一预置节点以及一致能节点至该第一状态、且设定一输出节点以及一第一重置节点至该第二状态。当该预置节点被拉至该第二状态，该骨牌电路切换至该锁存状态，以将该输出节点拉至该第一状态、且将该致能节点拉至该第二状态。当该第一重置节点拉至该第一状态时，该骨牌电路重置回该预置状态。当上述输入节点处于至少一个估算状态的任一个时，该估算电路将该预置节点拉至该第二状态；反之，该估算电路不干涉该预置节点的电平。当该致能节点处于该第二状态时，该致能电路拉升该第二重置节点至该第一状态。当上述输入节点不处于上述至少一估算状态的任何一种时，该重置电路将上述第一与第二重置节点耦接在一起；反之，该重置电路会将上述第一与第二重置节点相互隔离。上述状态回归技术可实现成回归逻辑‘0’的架构，用以回应回归逻辑‘0’输入信号。或者，上述状态回归技术可实现成回归回归逻辑‘I’的架构，用以回应回归逻辑‘I’输入信号。估算电路以及重置电路可用于共同执行任何需求的逻辑运算或功能，且无需限定为彼此的双配置设计。在一种实施方式中，估算电路对应上述输入节点的集合状态，而该重置电路则耦接少于上述输入节点总数的输入节点。关于提供给该重置电路的输入节点，各个均是状态回归节点。至于依照本专利技术一种实施方式所制作的集成电路，其中包括第一逻辑以及一无时钟状态回归骨牌逻辑门。该第一逻辑提供至少一个状态回归信号，切换于一第一状态以及一第二状态。关于各个状态回归信号，该第一逻辑会在所述状态回归信号设定为第一状态后根据该状态回归操作将之设定回至第二状态。所述无时钟状态回归骨牌逻辑门具有一预置节点、一致能节点、一输出节点、以及一第一与一第二重置节点；上述节点各自在上述第一与第二状态切换。所述无时钟状态回归骨牌逻辑门还包括一骨牌电路、一估算电路、一致能电路以及一重置电路。至于根据本专利技术一种实施方式所形成的一种估算一逻辑运算的方法，其中包括以下步骤。首先，接收多个输入信号，所述输入信号各自在第一状态与第二状态切换。此外，提供一骨牌电路，操作在一预置状态以及一锁存状态。在该预置状态下，该骨牌电路设定一预置节点以及一致能节点至一第一状态、且设定一输出节点以及一重置节点至一第二状态。当该预置节点被拉到该第二状态时，该骨牌电路切换至该锁存状态，转态该输出节点至该第一状态、且将该致能节点拉到该第二状态。当该重置节点拉到该第一状态时，该骨牌电路重置回该预置状态。所述方法还包括:估算上述状态回归输入信号，在上述状态回归输入信号处于至少一个估算状态中的任何一个时，将该预置节点拉到第二状态，以转态该骨牌电路至该锁存状态。所述方法还包括:于该致能节点处于该第二状态且上述状态回归输入信号不为上述至少一个估算状态中的任何一个时，将该重置节点拉到该第一状态以重置该骨牌电路。上述输入信号包括至少一本文档来自技高网...

【技术保护点】
一种无时钟状态回归骨牌逻辑门，回应多个输入逻辑信号，上述输入逻辑信号各个切换于一第一与一第二逻辑状态，且上述无时钟状态回归逻辑门包括：一骨牌电路，包括：多个节点，切换于上述第一与第二逻辑状态，上述节点包括一预置节点、一输出节点、一致能节点以及一第一重置节点；一第一反相器，具有一输入端耦接该预置节点，且具有一输出端耦接该输出节点；一第一传导形式的一第一装置，具有一控制端耦接该输出节点，具有一第一电流端耦接与该第一逻辑状态有关的一第一电源电位节点，并且具有一第二电流端耦接该预置节点；一第二反相器，具有一输入端耦接该输出节点，且具有一输出端耦接该致能节点；一第二传导形式的一第一装置，具有一第一电流端耦接有关于该第二逻辑状态的一第二电源电位节点，具有一控制端耦接该致能节点，且具有一第二电流端耦接该第一重置节点；一第三反相器，具有一输入端耦接该第一重置节点，且具有一输出端；以及该第一传导形式的一第二装置，具有一第一电流端耦接该第一电源电位节点，具有一控制端耦接该第三反相器的该输出端，且具有一第二电流端耦接该预置节点；以及耦接该预置节点、该重置节点以及该致能节点的一输入电路，设计来回应上述多个输入逻辑信号，其中，当上述多个输入逻辑信号为至少一个估算状态的任一个时，该输入电路转态该预置节点至该第二逻辑状态，当上述多个输入逻辑信号转态离开上述至少一个估算状态的任一个时，该输入电路暂时转态该第一重置节点至该第一逻辑状态。...

【技术特征摘要】
2010.07.20 US 12/839,630;2010.07.20 US 12/839,5861.一种无时钟状态回归骨牌逻辑门，回应多个输入逻辑信号，上述输入逻辑信号各个切换于一第一与一第二逻辑状态，且上述无时钟状态回归逻辑门包括: 一骨牌电路，包括: 多个节点，切换于上述第一与第二逻辑状态，上述节点包括一预置节点、一输出节点、一致能节点以及一第一重置节点； 一第一反相器，具有一输入端耦接该预置节点，且具有一输出端耦接该输出节点； 一第一传导形式的一第一装置，具有一控制端耦接该输出节点，具有一第一电流端耦接与该第一逻辑状态有关的一第一电源电位节点，并且具有一第二电流端耦接该预置节占.一第二反相器，具有一输入端耦接该输出节点，且具有一输出端耦接该致能节点； 一第二传导形式的一第一装置，具有一第一电流端耦接有关于该第二逻辑状态的一第二电源电位节点，具有一控制端耦接该致能节点，且具有一第二电流端耦接该第一重置节占.一第三反相器，具有一输入端耦接该第一重置节点，且具有一输出端；以及该第一传导形式的一第二装置，具有一第一电流端耦接该第一电源电位节点，具有一控制端耦接该第三反相器的该输出端，且具有一第二电流端耦接该预置节点；以及 耦接该预置节点、该重置节点以及该致能节点的一输入电路，设计来回应上述多个输入逻辑信号，其中，当上述多个输入逻辑信号为至少一个估算状态的任一个时，该输入电路转态该预置节点至该第二逻辑状态，当上述多个输入逻辑信号转态离开上述至少一个估算状态的任一个时，该输入电路暂时转态该第一重置节点至该第一逻辑状态。2.如权利 要求1所述的无时钟状态回归骨牌逻辑门，其中该输入电路包括: 一估算电路，设计来回应上述多个输入逻辑信号，其中，当上述多个输入逻辑信号为上述至少一个估算状态中任一个时，该估算电路转态该预置节点为该第二逻辑状态； 一致能电路，在该致能节点为该第二逻辑状态时转态一第二重置节点为该第一逻辑状态；以及 一重置电路，设计来回应上述多个输入逻辑信号内的至少一个输入逻辑信号，其中，当上述多个输入逻辑信号不为上述至少一个估算状态中任一个时，该重置电路耦接该第一重置节点至该第二重置节点。3.如权利要求2所述的无时钟状态回归骨牌逻辑门，其中上述多个输入信号中至少一个包括一状态回归信号，供应给该估算电路以及该重置电路的一状态回归信号。4.如权利要求1所述的无时钟状态回归骨牌逻辑门，还包括该第二传导形式的一第二装置，具有一控制端耦接该第三反相器的该输出端，具有一第一电流端耦接该第一重置节点，且具有一第二电流端耦接该第二电源电位节点。5.如权利要求1所述的无时钟状态回归骨牌逻辑门，其中该第一电源电位节点具有一正值电源电位，该第二电源电位节点具有一参考电位，该第一传导形式包括半导体P形式，且该第二传导形式包括半导体N形式。6.如权利要求1所述的无时钟状态回归骨牌逻辑门，其中该第一电源电位节点具有一参考电位，该第二电源电位节点具有一正值电源电位，该第一传导形式包括半导体N形式，且该第二传导形式包括半导体P形式。7.如权利要求1所述的无时钟状态回归骨牌逻辑门，其中上述第一与第二电源电位节点分别具有一正值电源电位以及一参考电位，上述多个输入逻辑信号中至少一个包括一回归逻辑‘0’信号，其中: 该预置节点包括一预充节点； 该第一传导形式的该第一装置包括一第一 P通道装置，具有一栅极耦接该输出节点，具有一源极接收上述正值电源电位，且具有一漏极耦接该预充节点； 该第二传导形式的该第一装置包括一第一 N通道装置，具有一源极接收该参考电位，具有一栅极耦接该致能节点，且具有一漏极耦接该重置节点；且 该第一传导形式的该第二装置包括一第二 P通道装置，具有一源极接收该正值电源电位，具有一栅极耦接该第三反相器的该输出节点，且具有一漏极耦接该预充节点。8.如权利要求1所述的无时钟状态回归骨牌逻辑门，其中该第一以及该第二电源电位节点分别包括一参考电位以及一正值电源电位，其中上述多个输入逻辑信号内至少一个包括一回归逻辑‘I’信号，其中: 该预置节点包括一预清节点； 该第一传导形式的该第一装置包括一第一 N通道装置，具有一栅极耦接该输出节点，具有一源极接收该参考 电位，且具有一漏极耦接该预清节点； 该第二传导形式的该第一装置包括一第一 P通道装置，具有一源极接收该正值电源电位，具有一栅极耦接该致能节点，且具有一漏极耦接该重置节点；且 该第一传导形式的该第二装置包括一第二 N通道装置，具有一源极接收该参考电位，具有一栅极耦接该第三反相器的该输出端，且具有一漏极耦接该预清节点。9.一种集成电路，包括: 一第一电路，供应至少一个状态回归信号，其中上述至少一个状态回归信号各个切换于一第一状态以及一第二状态，该第一电路于上述状态回归信号设定为上述第一状态后根据状态回归操作将之设定回上述第二状态； 多个节点，切换于上述第一以及第二逻辑状态，上述多个节点包括一预置节点、一输出节点、一致能节点、一重置节点以及多个输入节点，上述多个输入节点中至少有一个接收上述至少一个状态回归信号之一； 一第一反相器，具有一输入端耦接该预置节点，且具有一输出端耦接该输出节点； 一第一传导状态的一第一装置，具有一控制端耦接该输出节点，具有一第一电流端接收相关于上述第一逻辑状态的一第一电源电位，且具有一第二电流端耦接该预置节点； 一第二反相器，具...

【专利技术属性】
技术研发人员：丹尼尔F怀格勒，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：