带有自定时预充电的多米诺逻辑电路制造技术

根据前面的多米诺逻辑级的预充电延时控制多米诺逻辑级的预充电。在前面的逻辑级的输出与预充电逻辑状态相对应以前不发生对逻辑级的预充电。因为前面级的预充电逻辑状态输出是后继的逻辑级的非活动状态，当前面的逻辑级的输出处于预充电逻辑状态时，后继的逻辑级的逻辑功能部件处于非导通状态。通过只在前面级的输出处于预充电状态以后对后继级提供预充电，在后继级预充电期间可以没有ＤＣ电流流动，在预充电期间用估值晶体管闭锁ＤＣ电流流动的需要被消除。消除估值晶体管就消除了由预充电逻辑级中估值晶体管引入的延时，减少了用于逻辑级的电路面积，减少了钟电路上的负载，和减少每个逻辑级的功率消耗。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及电子线路设计领域，特别是，涉及在逻辑设备的多米诺-链中使用的逻辑电路设计。
技术介绍
多米诺逻辑的使用在技术上是众所周知的。正如名字暗示的那样，多米诺逻辑电路将逻辑值从一级传播到下一级；第一级将逻辑结果传播到第二级，第二级将结果传播到第三级，依此类推。典型情况下，在钟的第一相位期间，钟信号被用于预置所有的级，在钟的第二相位时使各级改变状态，这取决于输入信号和每级的逻辑功能，每级被配置成当它被预充电时提供一种不活动状态，使得当它处于不活动状态时这一级可以不影响下一级。在该级被使能以前状态仍然是不活动的，对门的逻辑功能输入的应用导致状态改变到活动状态；然后只有下一级将有可能改变状态，这取决于这个活动状态对下一级逻辑功能的应用。附图说明图1示出一种示范性的多米诺CMOS电路100，包括一系列的多米诺级110a-c，在本例中，每级包括与它的逻辑功能130a-c串联的一个P沟道晶体管120P和一个N沟道晶体管120n，每个晶体管120P，120n由一个公共的钟，或预充电信号141选通，使得在任何时候只有一个晶体管是导通的，从而为了低功耗而阻止DC电流流动。当预充电晶体管120P导通和逻辑功能130也导通时，为了阻止DC电流流动，既需要晶体管120P也需要晶体管120n。逻辑功能部件130可以是晶体管的任何组合，但一般包括一种类型的晶体管，或者是P沟道或者是n沟道。因为n沟道设备一般比同样大小的P沟道设备快速，快速逻辑功能部件130的设计一般只包括n沟道设备。逻辑功能部件130b被作为一个两输入或门示出。是作为n沟道设备131，132的或非组合和一个反相器135实现的。在本例中，钟被构成为当它处于逻辑0电平时通过P沟道设备对逻辑功能部件预充电，当它处于逻辑1电平时对逻辑功能部件估值。在这个n沟道逻辑的例子中，当钟处在预充电状态(逻辑0)时，晶体管120P导通，每个逻辑功能部件130的输出通过，例如，在每个逻辑功能部件130中一个相应的反相器135提供一个逻辑0输出，因为逻辑功能部件130只包括n沟道设备，来自一级的逻辑0输出不可能改变后继级的逻辑状态，为了避免噪声引起的瞬变。一种弱锁存器(未示出)经常被用于保持在逻辑0状态上的输出，直到它被通过n沟道设备放电有效地驱动到逻辑1状态为止。当钟转移到估值状态(逻辑1)时，P沟道晶体管120P停止导通，n沟道设备120n导通，这使逻辑功能部件130能够如它的输入状态所确定的那样从预充电状态改变。注意，在n沟道的逻辑功能部件130中，转移到活动的，非预充电状态不可能发生，除非输入转移到逻辑1状态。也就是，象多米诺骨牌倒下那样，状态的变化顺序地通过级110a-110b-110c传播。正如本领域的技术人员将很清楚的那样，如果一个逻辑功能部件130只包括P沟道设备，n沟道晶体管120n将被用于提供‘预充电’到逻辑0，前面的级将被配置成提供逻辑1状态作为预充电状态，可以采用交替n沟道和P沟道级来消除对每个逻辑功能部件130中反相器135的需要。在一个逻辑功能部件130内包括P沟道和n沟道(在每个输入有适当的预充电状态)设备的其他配置方案也是可行的。多米诺级的速度由逻辑功能部件的延时加上通过估值晶体管120P或120n的延时确定。一般，典型设计的逻辑功能部件130，如相加器或乘法器，只包括两或三个输入，从而只是串联的两个或三个晶体管的最大堆放尺寸。假定相等规模的晶体管，估值晶体管120可以总共达每级的或的传播延时，大尺寸的估值晶体管将减少通过晶体管的延时，但是增加电路部分的成本和对钟电路的负载(从而增加切换的功率消耗)。发现内容本专利技术的一个目的是消除由于在预充电逻辑级中使用估值晶体管引起的延时。本专利技术的一个进一步的目的是减少在预充电逻辑级中所需的电路面积。本专利技术又一个进一步的目的是减少对预充电逻辑设计中钟电路的负载。本专利技术的一个进一步的目的是减少预充电逻辑设计的功率消耗。通过根据前面的逻辑级的预充电延时控制逻辑级的预充电达到这些和其他的目的。在前面的逻辑级的输出对应于预充电逻辑状态以前，并不发生对逻辑级的预充电，因为前面级的预充电逻辑状态是后继的逻辑级的一种不活动的状态，当前面的逻辑级的输出处在预充电逻辑状态中时，后继的逻辑级的逻辑功能部件是处在非导通状态，通过只在前面级的输出处在预充电状态以后才对后继的级提供预充电，在对后继的级充电期间可能没有DC电流流动，在预充电期间对于为了闭锁DC电流流动的估值晶体管的需要被消除。消除估值晶体管就消除在预充电逻辑级中估值晶体管引入的延时，减少用于逻辑级的电路面积，减少钟电路上的负载，和减少每个逻辑级的功率消耗。下面通过举例，参考附图更详细地解释本专利技术，其中图1示出一种在本领域中已知的，包括多米诺逻辑级的示范性电路，图2示出一种依据本专利技术的，包括修改的多米诺逻辑级的示范性电路，图3示出一种包括替代的预充电使能结构的示范性电路，用于控制对依据本专利技术的一种修改的多米诺逻辑级的预充电，图4示出一种依据本专利技术的多米诺逻辑结构的优选实施方案。在整个附图中，相同的参考数字指明类似的或相应的特性或功能。具体实施例方式为了容易参考和理解，在此利用具有P沟道预充电和n沟道放电结构的多米诺级的范例来介绍本专利技术。正如以上所指出的那样，也可以使用包括P沟道和n沟道预充电结构，和相应的P沟道和n沟道放电结构的交替结构。正如对于本领域的技术人员将会明白的那样，本专利技术的原理适用于任何的逻辑级，这些逻辑级在每个预充电-估值周期的预充电阶段期间，为了避免从电源到地的DC电流路径，通常使用预充电设备和估值设备组合。图2示出一种逻辑网络200，包括一种依据本专利技术的修改的多米诺逻辑级210。如图所示，逻辑级210包括通常的预充电设备120P，但不包括在第一级110a中示出的通常的估值设备120n。如以上所指出的那样，估值设备120n被用在通常的预充电逻辑级110a中，用以保证在预充电设备120P导通时，不可能存在电源和地之间的路径。依据本专利技术，通过保证逻辑功能部件130进入非导电状态以前预充电设备120P不导通来防止电源和地之间的DC电流路径。正如以上讨论过的那样，在通常的多米诺逻辑级110a中，输出的不活动状态被配置成将后继的逻辑级110b的逻辑功能方框130中的设备置于非导通状态，使得放电设备120P被置于非导通状态以后，在后继极110b被通过逻辑功能部件130b和估值设备(图1中的120n)有效地放电以前，它的预充电状态仍然保持不变。本专利技术是基于这样的观察，当对多米诺逻辑方框的输入被置于非活动状态时，电流不可能通过逻辑功能部件130流动。因此，通过在输入处于非活动状态以前延时应用预充电信号，可以避免从电源到地的DC电流路径，而没有使用估值设备120n，这也保证当级110被预充电时，不存在从电源到地的DC电流路径。如图2中所示，预充电使能器240被配置成将预充电信号241b施加到逻辑级210的预充电设备120P。预充电使能器240接收对逻辑级210的输入和原来的预充电信号141，只有当对逻辑功能部件130b的每个输入处于非活动状态时，才提供预充电信号241b。也就是，在n沟道逻辑功能部件的例子中，其中对于n沟道设备的非活动状态是逻辑0，在对逻辑本文档来自技高网...

【技术保护点】
一种用于检测在表示信号的矢量序列中的边界的装置（１４０），所述装置（１４０）包括：边界检测控制器（２３０，２５０），能够通过选择用于表示所述矢量序列＊（ｎ）的修改的一阶差分矢量的函数ＭＦＤ（＊（ｎ））而检测在具有任意维数的矢量序列＊ （ｎ）中的边界，其中，所述函数依赖于所述矢量序列＊（ｎ）的频率特性；所述边界检测控制器（２３０，２５０）能够使用长度运算符运算所述修改的一阶差分矢量函数ＭＦＤ（＊（ｎ）），以便求出标量值丨ＭＦＤ（＊（ｎ））丨，它表示所述矢量序列＊（ ｎ）在点ｎ处变化的值，并且检测所述标量值丨ＭＦＤ（＊（ｎ））丨的局部最大值；以及所述边界检测控制器（２３０，２５０）能够确定所述标量值丨ＭＦＤ（＊（ｎ））丨的所述局部最大值是否大于预定阈值。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：S杜特塔，D辛格赫，
申请(专利权)人：皇家菲利浦电子有限公司，
类型：发明
国别省市：NL[荷兰]