具加速估算路径的P-多米诺输出闩锁及其估算方法技术

本发明专利技术是有关于一种具加速估算路径的Ｐ－多米诺输出闩锁及其估算方法。该装置包含估算Ｐ－逻辑电路、闩锁逻辑电路、保持逻辑电路及加速逻辑电路，其中估算Ｐ－逻辑电路在一预充电节点处耦接至一第一Ｎ通道元件，用以依据至少一输入资料讯号电路估算一逻辑电路功能，而输入资料讯号电路提供一输入资料讯号；闩锁逻辑电路耦接并回应于一时脉讯号电路及预充电节点，而时脉讯号电路提供一时脉讯号，且闩锁逻辑电路在一估算期间依据预充电节点的状态控制一闩锁节点的状态，其中估算期间介于时脉讯号的一第一缘及一第二缘之间，而闩锁逻辑电路提供一三态状态至闩锁节点；保持逻辑电路耦接至闩锁节点，并在三态状态存在时维持闩锁节点的状态，且在一互补节点处提供闩锁节点一互补状态；加速逻辑电路耦接并回应于预充电节点及互补闩锁节点，并用以控制一输出节点的状态。

【技术实现步骤摘要】

本专利技术涉及一种动态逻辑电路以及多米诺逻辑电路，特别是有关于一种具一加速估算路径的P-多米诺输出闩锁及其估算方法。
技术介绍
近年来，由于多米诺电路(domino circuits)对集成电路设计提供的速度优势，其使用已愈来愈普遍。一典型多米诺输出闩锁包含三级(1)一估算级(evaluation stage)，其中一估算节点在一时脉周期的一半时间内被预先充电至一特定状态，且估算节点状态得在该时脉周期之后半时间，根据估算级中功能估算逻辑电路的至少一输入的状态而改变。(2)一闩锁级(latch stage)，对一闩锁节点的估算节点的受估算状态表示加以闩锁。(3)一缓冲或反相级(buffering or onverting stage)，用以调节闩锁节点的状态，以分散输入至后续逻辑电路中，以作为输出讯号。由于输出讯号所根据的讯号(即估算节点的状态)已被预充电至一逻辑电路准位，又因功能估算逻辑电路是由同型逻辑电路元件所构成(即w同为N通道元件或同为P通道元件)，故多米诺电路具快速运作的优点。多米诺电路的速度优点得出现于传统互补式金氧半导体(Complementary Meta1-Oxide Semiconductor，CMOS)静态逻辑电路中，因其具有较低的输入电容、较低的切换临界准位、并在功能估算逻辑电路的输出上不存在寄生扩散电容(parasiticdiffusion capacitances)。电路设计者已发现多米诺电路特别适用于超高速及具时间关键性的应用上，如得用于微处理器及数位讯号处理领域上。尽管多米诺电路对提升传统互补式金氧半导体逻辑电路的速度，本专利技术人却已观察得知现今多米诺闩锁的资料输出时间是为三级元件延迟量(亦称作闸延迟)的结果一延迟量是因通过估算级而造成，一延迟量为通过闩锁级而造成，最后一延迟量则为通过缓冲级而造成。在今日以90纳米制造技术制成的集成电路中，每一闸延迟量大约为15至20微微秒(picoseconds，pc)，故整体的资料输出时间约为45至60ps，此值大约等于今日高阶应用中集成电路的时脉周期的三分之一。因此，有必要提供一多密诺闩锁，具有上述所有的优点，亦具有低于现今所有的多密诺闩锁的资料输出时间。另外，也有必要更提供可用于关键性时间应用的一具加速估算路径的P-多米诺闩锁。由此可见，上述现有的多米诺输出闩锁在使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决多米诺输出闩锁存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的多米诺输出闩锁，便成了当前业界极需改进的目标。有鉴于上述现有的多米诺输出闩锁存在的缺陷，本专利技术人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的具加速估算路径的P-多米诺输出闩锁，能够改进一般现有的多米诺输出闩锁，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本专利技术。
技术实现思路
本专利技术的目的在于，克服现有的多米诺输出闩锁存在的缺陷，而提供一种新型结构的具加速估算路径的P-多米诺输出闩锁及其估算方法的P-多米诺输出闩锁，所要解决的技术问题是使其本专利技术的一目的在于降低P-多米诺输出闩锁在估算条件下的资料输出时间，其能达降低资料输出时间的原因为P-多米诺输出闩锁通常为一多米诺电路串的最后一级，其中多米诺电路串的输入讯号可改变状态，而使P-多米诺输出闩锁在讯号CLKB的估算后半周期时非常后期的时间进行估算，亦即在后半周期的第一缘及第二缘之间进行估算，使元件的执行速度大大增加，从而更加适于实用。本专利技术的另一目的在于，克服现有的多米诺输出闩锁存在的缺陷，而提供一种新型结构的具加速估算路径的P-多米诺输出闩锁及其估算方法的P-多米诺输出闩锁，所要解决的技术问题是使其降低P-多米诺输出闩锁在估算条件下的资料输出时间，其P-多米诺输出闩锁的P-估算逻辑电路更进一步设成为二并联的P通道元件，用以在估算期间对一双输入AND功能加以估算。一第一输入节点耦接至P通道元件的闸极，并提供一第一输入讯号；一第二输入节点则耦接至P通道元件的闸极，并提供一第二输入讯号。若二输入讯号的任一者在估算期间被断定为逻辑电路低位准，则执行中的AND功能进行估算动作，且预充电节点经由相关致动的P通道元件及P通道元件充电至一高位准。两个以上的P通道元件可并联设置以构成一多输入AND输出闩锁而不使资料输出时间增长，从而更加适于实用。本专利技术的另一目的在于，克服现有的多米诺输出闩锁的输出方法存在的缺陷，而提供一种新的具加速估算路径的P-多米诺输出闩锁之估算方法，所要解决的技术问题是使其资料输出时间低于现今所有的多密诺闩锁的资料输出时间，使元件的执行速度大大增加，从而更加适于实用。本专利技术的目的及解决其技术问题是采用以下技术方案来实现的。依据本专利技术提出的一种具加速估算路径的P-多米诺输出闩锁，其包含估算P-逻辑电路，在一预充电节点耦接至一第一N通道元件，用以依据至少一输入资料讯号估算一逻辑电路功能，而该输入资料讯号是由一输入资料讯号电路所提供；闩锁逻辑电路，耦接并回应一时脉讯号电路及该预充电节点，用以在一估算期间依据该预充电节点控制一闩锁节点的状态，并用其它时间提供一三态状态至一该闩锁节点，而在该时脉讯号电路提供一时脉讯号，其中该估算期间介于该时脉讯号的一第一缘及一第二缘之间；保持逻辑电路，耦接至该闩锁节点，用以在该三态状态存在时维持该闩锁节点的状态，并用以在一互补闩锁节点提供该闩锁节点的一互补状态；及加速逻辑电路，耦接并回应该预充电节点及该互补闩锁节点，用以控制一输出节点的状态。本专利技术的目的及解决其技术问题还采用以下技术措施来进一步实现。前述的P-多米诺输出闩锁，其中所述的第一N通道元件包含一闸极、一源极及一汲级，其中该闸极用以接收该时脉讯号，该源极及该汲极耦接于一接地电压及该预充电节点之间。前述的P-多米诺输出闩锁，其中所述的估算P-逻辑电路在该逻辑电路功能估算为真时，将该预充电节点拉升至一逻辑电路高位准。前述的P-多米诺输出闩锁，其中所述的闩锁逻辑电路包含一第二N通道元件，具有一第一闸极及一第一源极与一第一汲极，其中该第一闸极耦接至该预充电节点，该第一源极及该第一汲极耦接于一接地电压点及该闩锁节点之间；一第一P通道元件，具有一第二闸极及一第二源极与一第二汲极，其中该第一闸极接收该时脉讯号，该第二源极及第二汲极耦接于该闩锁节点及该预充电节点之间；及一第二P通道元件，具有一第三闸极及一第三源极与一第三汲极，其中该第三闸极耦接至该预充电节点，该第三源极及第三汲极耦接于该预充电节点及一电压源之间。前述的P-多米诺输出闩锁，其中所述的保持逻辑电路包含一第一反相器，具有一第一输入及一第一输出，其中该第一输入耦接至该闩锁节点，该第一输出则耦接至该互补闩锁节点；及一第二反相器，具有一第二输入及一第二输出，其中该第二输入耦接至该互补闩锁节点，该第二输出耦接至该闩锁节点。前述的P-多米诺输出闩锁，其中所述的加速逻辑电路包含一逻辑电路反或元件。前述的P-多米诺输出闩锁，其更包含本文档来自技高网...

【技术保护点】
一种具加速估算路径的Ｐ－多米诺输出闩锁，其特征在于其包含：估算Ｐ－逻辑电路，在一预充电节点耦接至一第一Ｎ通道元件，用以依据至少一输入资料讯号估算一逻辑电路功能，而该输入资料讯号是由一输入资料讯号电路所提供；闩锁逻辑电路，耦接 并回应一时脉讯号电路及该预充电节点，用以在一估算期间依据该预充电节点控制一闩锁节点的状态，并用其它时间提供一三态状态至一该闩锁节点，而在该时脉讯号电路提供一时脉讯号，其中该估算期间介于该时脉讯号的一第一缘及一第二缘之间；保持逻辑电路 ，耦接至该闩锁节点，用以在该三态状态存在时维持该闩锁节点的状态，并用以在一互补闩锁节点提供该闩锁节点的一互补状态；及加速逻辑电路，耦接并回应该预充电节点及该互补闩锁节点，用以控制一输出节点的状态。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：雷蒙A柏特莱姆，詹姆士R伦德伯格，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]