MOS器件及其制造方法技术

本发明专利技术公开了一种MOS器件，源漏区包括位于有源区中的源漏掺杂区和位于有源区上方的源漏多晶硅层，通过在源漏多晶硅层外侧的锗硅多晶硅层上形成金属接触来引出源漏极的。位于有源区中的源漏掺杂区的面积不必要包容金属接触的面积，故能使有源区的面积能做到最小，从而能提高器件的性能和集成度。本发明专利技术能减少源漏区和衬底间的寄生电容，能更适合的应用在RF领域。本发明专利技术的源漏掺杂区的结深较浅，能够降低短沟道效应和缓解较严重的LOD效应。本发明专利技术还公开了一种MOS器件的制造方法，能充分解决工艺中的刻蚀停止方面的难题和优化栅极和源漏间的隔离问题；能减少金属层数，能降低整个BICMOS工艺的成本。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路制造领域，特别是涉及一种MOS器件。本专利技术还涉及一种MOS器件的制造方法。
技术介绍
半导体产品具有广阔的应用市场，在工业、农业、军事和民用等领域，半导体产品在控制、监测、娱乐等方面起着越来越重要的作用。因此全世界已经形成一个规模膨大的产业，发达国家如欧美日首先掌握半导体从设计到制造的先进技术；亚洲地区如韩国、台湾冲半导体制造入手，也占有一席之地；中国作为发展中国家，应为拥有巨大的市场在最近十年也大力支持半导体集成电路生产技术的研发。IC产品种类繁多，如功率器件，射频器件，模拟和数字电路等。不同的应用需求也引领IC产品生产技术朝不同的方向发展。功率和电力电子器件的发展方向是更高电压，更强电流和更大功率，而对器件尺寸并不是很敏感。而数字电路的发展方向则是更低的功耗，更高的集成度(更小的器件尺寸)，更快的速度。因此数字电路产品的生产需要的是最先进的生产技术，以求在产品的性能和成本的平衡之间取得更高的产品利润。目前数字电路的主流技术是CMOS技术，成熟的技术能力已经发展到深亚微米。目前业内国际领先的公司已经量产28nm的中央处理器产品。制造芯片的硅片尺寸也已经从4英寸、6英寸，发展到8英寸和12英寸。虽然12英寸的生产技术刚刚成为主流，但已经有数家公司打算在未来3-4年上买18英寸的芯片生产线。根据摩尔定律，芯片中的器件集成度在一年半内将增加一倍。更高的集成度意味着更小的器件尺寸，而更小的器件尺寸意味着需要先进的制造设备。因此在IC制造领域，生产设备的更新换代非常频繁。虽然生产厂商都愿意去采购先进的设备，以跟上技术的前进步伐。但先进设备越来越昂贵，大部分厂家无法负担更新先进设备的费用。因此我们可以看到，最先进的制造技术越来越集中少数几家规模大的公司中。因此目前最先进的CMOS制造技术，只有业界领先的3-4家公司掌握。对于目前拥有8英寸生产设备的IC制造公司来说，通过工艺改进、CMOS器件设计创新等方面来发掘现有设备的生产能力，提高集成电路的集成度和提高器件的性能变得尤为重要。这方面的研究也成为一个大家比较关注的热点。如图1所示，为现有MOS器件的结构示意图。现有MOS器件的形成于硅衬底上，有源区由浅槽场氧102隔离即有源区的隔离结构为浅沟槽隔离(STI)，在整个所述有源区中形成有阱区101。栅极由依次形成于所述有源区上的栅氧化硅层103和栅多晶硅层104组成；被所述栅极所覆盖的所述阱区101为沟道区。源漏区105a形成于所述栅极两侧的所述有源区中，所述源漏区105a还包括一轻掺杂源漏区(LDD) 105b。在所述栅极的栅多晶硅层104和所述源漏区105a上都形成有金属硅化物106。通过金属接触107引出所述栅极和源漏极。现有MOS器件的缺点有:由于所述源漏区105a要和所述金属接触107形成接触，故所述源漏区105a的面积要足够大才能包容所述金属接触107的接触孔的面积，这样所述源漏区105a的面积会较大，则所述源漏区105a和衬底间产生的寄生电容也会较大。又由于要在所述源漏区105a的硅上直接作金属硅化物合金106，为了防止结穿刺效应，所以源漏区105a的深度不能太浅，这就导致源漏注入深度必须足够深，那么就会带来更多的横向源漏杂质扩散，造成源漏之间的漏电不容易降下来。
技术实现思路
本专利技术所要解决的技术问题是提供一种MOS器件，能使有源区的面积做到最小、从而能高器件的性能和集成度，能大幅降低源漏的寄生电容、使器件能更适合的应用于射频(RF)领域，能降低短沟道效应以及缓解较严重的LOD效应。本专利技术还提供一种MOS器件的制造方法，能够优化栅极和源漏间的隔离效果，能够减少金属层数、降低工艺成本。为解决上述技术问题，本专利技术提供的MOS器件形成于硅衬底上，有源区由浅槽场氧隔离，在整个所述有源区中形成有第二导电类型的阱区；栅极由依次形成于所述有源区上的栅氧化硅层和栅多晶硅层组成；被所述栅极所覆盖的所述阱区为沟道区，源漏区形成于所述栅极的两侧且包括源漏掺杂区和源漏多晶硅层，所述源漏掺杂区形成于所述栅极两侧的所述有源区中，所述源漏多晶硅层位于所述栅极两侧的所述有源区上方并延伸到所述浅槽场氧上，所述源漏掺杂区和所述源漏多晶硅层相接触且都为第一导电类型掺杂；在所述源漏多晶硅层外侧的所述浅槽场氧上形成有第一导电类型掺杂的锗硅多晶硅层，所述锗硅多晶硅层和所述源漏多晶硅层的侧面相接触，所述锗硅多晶硅层和所述浅槽场氧间隔离有第一阻挡氧化膜；在所述锗硅多晶硅层上形成有金属接触，该金属接触和所述锗硅多晶硅层接触并引出源漏极。进一步的改进是，所述MOS器件为NMOS器件，所述第一导电类型为N型，所述第二导电类型为P型；所述阱区为所述P阱区。进一步的改进是，所述MOS器件为PMOS器件，所述第一导电类型为P型，所述第二导电类型为N型；所述阱区为所述N阱区。进一步的改进是，所述栅多晶硅层的厚度为1500埃 2000埃；所述源漏多晶硅层的厚度为500埃 1500埃；所述源漏掺杂区的结深为500埃 1500埃；所述第一阻挡氧化膜的厚度为500埃 1500埃；所述锗硅多晶硅层的厚度为500埃 1500埃。进一步的改进是，所述源漏多晶硅层和所述锗硅多晶硅层的掺杂杂质都为源漏注入杂质，所述源漏掺杂区为所述源漏多晶硅层的源漏注入杂质在所述有源区中的扩散区。为解决上述技术问题，本专利技术提供的MOS器件的制造方法包括如下步骤:步骤一、在硅衬底上形成浅沟槽隔离结构，所述浅沟槽隔离由填充于浅沟槽中的浅槽场氧组成，所述浅槽场氧隔离出有源区；进行离子注入在整个所述有源区中形成第二导电类型的阱区。步骤二、在所述硅衬底的正面依次成长栅氧化硅层、栅多晶硅层和阻挡层。步骤三、采用光刻刻蚀工艺对所述栅氧化硅层、所述栅多晶硅层和所述阻挡层进行刻蚀，将栅极区域外的所述栅氧化硅层、所述栅多晶硅层和所述阻挡层都去除；由刻蚀后的所述栅氧化硅层和所述栅多晶硅层组成栅极，所述栅极顶部被所述阻挡层覆盖；被所述栅极所覆盖的所述阱区为沟道区。步骤四、在所述栅极和所述阻挡层的侧面形成侧墙。步骤五、在所述硅衬底的正面依次成长第一阻挡氧化膜、锗硅多晶硅层、第二阻挡氧化膜和第三阻挡氮化膜。步骤六、采用光刻刻蚀工艺对依次对所述第三阻挡氮化膜、所述第二阻挡氧化膜、所述锗硅多晶硅层和所述第一阻挡氧化膜进行刻蚀，刻蚀后形成的所述第一阻挡氧化膜、所述锗硅多晶硅层、所述第二阻挡氧化膜和所述第三阻挡氮化膜的叠加图形结构位于所述浅槽场氧上方并和所述栅多晶硅层之间相隔一段0.13微米 0.5微米的距离。步骤七、在所述硅衬底的正面成长源漏多晶硅层，所述源漏多晶硅层覆盖了所述栅极顶部的所述阻挡层、所述叠加图形结构、以及所述栅极和所述叠加图形结构外部的整个所述硅衬底表面；从所述栅极的顶部到所述叠加图形结构的顶部之间，所述源漏多晶硅层存在一过渡区域，该过渡区域的所述源漏多晶硅层的厚度逐渐降低，且所述过渡区域的所述源漏多晶硅层的厚度要大于所述栅极和所述叠加图形结构外部的所述源漏多晶硅层的厚度。步骤八、进行光刻工艺，用光刻胶将MOS器件形成区域全部打开。步骤九、步骤九、以所述光刻胶为掩模对所述源漏多晶硅层进行刻蚀，由于所述MOS器件形成区域的光刻胶是完全打开的，所以MOS器件形成区域的所述源漏多晶硅本文档来自技高网...

【技术保护点】
一种MOS器件，形成于硅衬底上，有源区由浅槽场氧隔离，在整个所述有源区中形成有第二导电类型的阱区；栅极由依次形成于所述有源区上的栅氧化硅层和栅多晶硅层组成；被所述栅极所覆盖的所述阱区为沟道区，其特征在于：源漏区形成于所述栅极的两侧且包括源漏掺杂区和源漏多晶硅层，所述源漏掺杂区形成于所述栅极两侧的所述有源区中，所述源漏多晶硅层位于所述栅极两侧的所述有源区上方并延伸到所述浅槽场氧上，所述源漏掺杂区和所述源漏多晶硅层相接触且都为第一导电类型掺杂；在所述源漏多晶硅层外侧的所述浅槽场氧上形成有第一导电类型掺杂的锗硅多晶硅层，所述锗硅多晶硅层和所述源漏多晶硅层的侧面相接触，所述锗硅多晶硅层和所述浅槽场氧间隔离有第一阻挡氧化膜；在所述锗硅多晶硅层上形成有金属接触，该金属接触和所述锗硅多晶硅层接触并引出源漏极。

【技术特征摘要】
1.一种MOS器件，形成于硅衬底上，有源区由浅槽场氧隔离，在整个所述有源区中形成有第二导电类型的阱区；栅极由依次形成于所述有源区上的栅氧化硅层和栅多晶硅层组成；被所述栅极所覆盖的所述阱区为沟道区，其特征在于:源漏区形成于所述栅极的两侧且包括源漏掺杂区和源漏多晶硅层，所述源漏掺杂区形成于所述栅极两侧的所述有源区中，所述源漏多晶硅层位于所述栅极两侧的所述有源区上方并延伸到所述浅槽场氧上，所述源漏掺杂区和所述源漏多晶硅层相接触且都为第一导电类型掺杂；在所述源漏多晶硅层外侧的所述浅槽场氧上形成有第一导电类型掺杂的锗硅多晶硅层，所述锗硅多晶硅层和所述源漏多晶硅层的侧面相接触，所述锗硅多晶硅层和所述浅槽场氧间隔离有第一阻挡氧化膜；在所述锗硅多晶硅层上形成有金属接触，该金属接触和所述锗硅多晶硅层接触并引出源漏极。2.如权利要求1所述MOS器件，其特征在于:所述MOS器件为NMOS器件，所述第一导电类型为N型，所述第二导电类型为P型；所述阱区为所述P阱区。3.如权利要求1所述MOS器件，其特征在于:所述MOS器件为PMOS器件，所述第一导电类型为P型，所述第二导电类型为N型；所述阱区为所述N阱区。4.如权利要求1所述MOS器件，其特征在于:所述栅多晶硅层的厚度为1500埃 2000埃；所述源漏多晶硅层的厚度为500埃 1500埃；所述源漏掺杂区的结深为500埃 1500埃；所述第一阻挡氧化膜的厚度为500埃 1500埃；所述锗硅多晶硅层的厚度为500埃 1500 埃。5.如权利要求1所述MOS器件，其特征在于:所述源漏多晶硅层和所述锗硅多晶硅层的掺杂杂质都为源漏注入杂质，所述源漏掺杂区为所述源漏多晶硅层的源漏注入杂质在所述有源区中的扩散区。6.一种MOS器件的制造方法，其特征在于，包括如下步骤: 步骤一、在硅衬底上形成浅沟槽隔离结构，所述浅沟槽隔离由填充于浅沟槽中的浅槽场氧组成，所述浅槽场氧隔离出有源区；进行离子注入在整个所述有源区中形成第二导电类型的阱区； 步骤二、在所述硅衬底的正面依次成长栅氧化硅层、栅多晶硅层和阻挡层； 步骤三、采用光刻刻蚀工艺对所述栅氧化硅层、所述栅多晶硅层和所述阻挡层进行刻蚀，将栅极区域外的所述栅氧化硅层、所述栅多晶硅层和所述阻挡层都去除；由刻蚀后的所述栅氧化硅层和所述栅多晶硅层组成栅极，所述栅极顶部被所述阻挡层覆盖；被所述栅极所覆盖的所述阱区为沟道区； 步骤四、在所述栅极和所述阻挡层的侧面形成侧墙； 步骤五、在所述硅衬底的正面依次成长第一阻挡氧化膜、锗硅多晶硅层、第二阻挡氧化膜和第三阻挡氮化膜； 步骤六、采用光刻刻蚀工艺对依次对所述第三阻挡氮化膜、所述第二阻挡氧化膜、所述锗硅多晶硅层和所述第一阻挡氧化膜进行刻蚀，刻蚀后形成的所述第一阻挡氧化膜、所述锗硅多晶硅层、所述第二阻挡氧化膜和所述第三阻挡氮化膜的叠加图形结构位于所述浅槽场氧上方并和所述栅多晶硅层之间相隔一段0.13微米 0.5微米的距离； 步骤七、在所述硅衬底的正面成长源漏多晶硅层，所述源漏多晶硅层覆盖了所述栅极顶部的所述阻挡层、所述叠加图形结构、以及所述栅极和所述叠加...

【专利技术属性】
技术研发人员：邱慈云，朱东园，范永洁，钱文生，徐向明，肖胜安，陈帆，刘鹏，陈雄斌，潘嘉，刘冬华，孙娟，袁媛，吴智勇，黄志刚，王雷，郭晓波，孟鸿林，苏波，季伟，程晓华，钱志刚，陈福成，刘继全，孙勤，金锋，刘梅，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：