一种晶圆结构以及应用其的功率器件制造技术

依据本发明专利技术的一种晶圆结构以及应用其的功率器件，其中晶圆结构包括高浓度掺杂的第一掺杂层以及依次位于所述第一掺杂层上的第二掺杂层和第三掺杂层；其中，所述第三掺杂层的掺杂浓度大于所述第二掺杂层的掺杂浓度。在功率器件中，MOSFET器件在第三掺杂层上形成的有源区由于体区之间的外延部分为高浓度掺杂，在对器件的击穿电压没有影响的情况下，能够大大降低导通电阻；在IGBT器件的有源区中，体区之间的高浓度外延层利于调整发射极侧空穴密度形成高空穴浓度阻挡层，从而降低器件的饱和压降参数。

【技术实现步骤摘要】

本专利技术涉及半导体功率器件
，更具体的说，是关于一种晶圆结构以及应用其的功率器件。
技术介绍
在功率器件制造工艺中，一般采用的晶圆结构为:在原始的低阻半导体衬底上向外延伸一层高阻层，即外延层，用来耐受高压，低阻衬底作为支撑而不增加更多的电阻。图1(a)所示为现有技术中通常采用的晶圆结构的示意图，其中I’为半导体衬底，2’为单一层次、均匀掺杂的外延层，而图1 (b)所示为对应的外延层2’掺杂浓度示意图，其中横坐标C表示掺杂浓度的大小，纵坐标Y表示纵向深度。但是这种晶圆结构在功率器件的制造中存在导通电阻较大或饱和压降较高的问题。对于VDMOS器件而言，比较重要的参数有击穿电压和导通电阻，一般要求击穿电压尽可能的高，导通电阻则越小越好。因此VDMOS的制造过程中，优化设计其导通电阻(Rds( ))的数值变得尤为重要。参考图2，所示为现有的晶圆结构应用在VDMOS(垂直双扩散金属氧化物半导体场效应晶体管)中的结构示意图。其中VDMOS的有源区形成于均匀掺杂的外延层2’上，VDMOS的导通电阻主要由以下几个部分构成:沟道电阻Ra1、积累层电阻Ra、JFET电阻Rj以及扩散电阻Rd，其本文档来自技高网...

【技术保护点】
一种晶圆结构，其特征在于，包括高浓度掺杂的第一掺杂层以及依次位于所述第一掺杂层上的第二掺杂层和第三掺杂层；其中，所述第三掺杂层的掺杂浓度大于所述第二掺杂层的掺杂浓度。

【技术特征摘要】

【专利技术属性】
技术研发人员：廖忠平，
申请(专利权)人：矽力杰半导体技术杭州有限公司，
类型：发明
国别省市：