一种半导体器件的制造方法技术

本发明专利技术提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成低k介质层，且在所述低k介质层中形成铜金属互连线；图形化所述低k介质层，并蚀刻经图形化的所述低k介质层，以在所述铜金属互连线之间形成一沟槽；形成一牺牲金属层，以填充所述沟槽，并研磨所述牺牲金属层，直至露出所述低k介质层；在所述半导体衬底上形成一覆盖层；蚀刻所述覆盖层，通过在所述覆盖层中形成一孔洞以露出所述牺牲金属层；去除所述牺牲金属层，形成一凹槽；形成一层间介质层，将所述凹槽封住以形成一气隙。根据本发明专利技术，可以控制所形成的气隙的尺寸，以在所形成的铜金属互连结构之间形成具有均一尺寸的气隙，从而改善器件的性能。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，具体而言涉及一种形成气隙的方法。
技术介绍
随着半导体器件特征尺寸的缩小，极大规模集成电路(VLSI)芯片的性能越来越受互连电容的制约。为了减小所述互连电容的影响以降低RC延迟和功耗，在低k介质层/铜金属互连工艺中集成一形成气隙的工艺是一种非常有效的解决办法。传统的形成气隙的工艺步骤包括:首先，如图1A所示，提供半导体衬底100，在所述半导体衬底100上自下而上形成有层间介质层101和低k介质层102,在所述低k介质层102中形成有第一铜金属互连结构103，其中，所述第一铜金属互连结构103的顶部形成有覆盖层104，所述第一铜金属互连结构103由铜金属层和包围所述铜金属层的阻挡层所构成；接着，如图1B所示，在所述半导体衬底100上形成一金属层105，以覆盖所述铜金属互连结构103，然后，采用一光致抗蚀剂106图形化所述金属层105 ;接着，如图1C所示，采用干法蚀刻工艺蚀刻所述经图形化的金属层105，以在所述铜金属互连结构103之间形成一凹槽107 ;接着，如图1D所示，在所述半导体衬底上形成一层间介质层108，所述层间介质层108在所述凹槽107内具本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成低k介质层，且在所述低k介质层中形成铜金属互连线；图形化所述低k介质层，并蚀刻经图形化的所述低k介质层，以在所述铜金属互连线之间形成一沟槽；形成一牺牲金属层，以填充所述沟槽，并研磨所述牺牲金属层，直至露出所述低k介质层；在所述半导体衬底上形成一覆盖层；蚀刻所述覆盖层，通过在所述覆盖层中形成一孔洞以露出所述牺牲金属层；去除所述牺牲金属层，形成一凹槽；形成一层间介质层，将所述凹槽封住以形成一气隙。

【技术特征摘要】

【专利技术属性】
技术研发人员：韩秋华，隋运奇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：