一种半导体器件的制造方法技术

本发明专利技术提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成低k介质层，且在所述低k介质层中形成铜金属互连线；图形化所述低k介质层，并蚀刻经图形化的所述低k介质层，以在所述铜金属互连线之间形成一沟槽；形成一牺牲金属层，以填充所述沟槽，并研磨所述牺牲金属层，直至露出所述低k介质层；在所述半导体衬底上形成一覆盖层；蚀刻所述覆盖层，通过在所述覆盖层中形成一孔洞以露出所述牺牲金属层；去除所述牺牲金属层，形成一凹槽；形成一层间介质层，将所述凹槽封住以形成一气隙。根据本发明专利技术，可以控制所形成的气隙的尺寸，以在所形成的铜金属互连结构之间形成具有均一尺寸的气隙，从而改善器件的性能。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，具体而言涉及一种形成气隙的方法。
技术介绍
随着半导体器件特征尺寸的缩小，极大规模集成电路(VLSI)芯片的性能越来越受互连电容的制约。为了减小所述互连电容的影响以降低RC延迟和功耗，在低k介质层/铜金属互连工艺中集成一形成气隙的工艺是一种非常有效的解决办法。传统的形成气隙的工艺步骤包括:首先，如图1A所示，提供半导体衬底100，在所述半导体衬底100上自下而上形成有层间介质层101和低k介质层102,在所述低k介质层102中形成有第一铜金属互连结构103，其中，所述第一铜金属互连结构103的顶部形成有覆盖层104，所述第一铜金属互连结构103由铜金属层和包围所述铜金属层的阻挡层所构成；接着，如图1B所示，在所述半导体衬底100上形成一金属层105，以覆盖所述铜金属互连结构103，然后，采用一光致抗蚀剂106图形化所述金属层105 ;接着，如图1C所示，采用干法蚀刻工艺蚀刻所述经图形化的金属层105，以在所述铜金属互连结构103之间形成一凹槽107 ;接着，如图1D所示，在所述半导体衬底上形成一层间介质层108，所述层间介质层108在所述凹槽107内具有较低的覆盖范围，从而在所述铜金属互连结构之间形成一气隙109 ;接着，如图1E所示，在所述层间介质层108中形成第二铜金属互连结构110。采用上述工艺过程所形成的气隙的尺寸随着所形成的铜金属互连结构之间的间距的不同而变化，由此造成所述互连电容的不同，从而影响半导体器件的性能。因此，需要提出一种方法，以解决上述问题。
技术实现思路
针对现有技术的不足，本专利技术提供，包括:提供半导体衬底，在所述半导体衬底上形成低k介质层，且在所述低k介质层中形成铜金属互连线；图形化所述低k介质层，并蚀刻经图形化的所述低k介质层，以在所述铜金属互连线之间形成一沟槽；形成一牺牲金属层，以填充所述沟槽，并研磨所述牺牲金属层，直至露出所述低k介质层；在所述半导体衬底上形成一覆盖层；蚀刻所述覆盖层，通过在所述覆盖层中形成一孔洞以露出所述牺牲金属层；去除所述牺牲金属层，形成一凹槽；形成一层间介质层，将所述凹槽封住以形成一气隙。进一步，在形成所述牺牲金属层之前，还包括形成一阻挡层的工艺步骤。进一步，所述阻挡层的材料为氮化钛。进一步，所述牺牲金属层的材料为钨。进一步，所述覆盖层的材料为碳氮化硅或正硅酸乙酯。 进一步，采用化学气相沉积工艺或旋涂工艺形成所述覆盖层。进一步，采用干法蚀刻工艺蚀刻所述覆盖层。进一步,所述孔洞的直径小于lOOnm。进一步，采用湿法蚀刻工艺去除所述牺牲金属层。进一步，所述湿法蚀刻工艺的腐蚀液为双氧水。进一步，采用化学气相沉积工艺形成所述层间介质层。进一步，所述层间介质层的材料为碳氧化硅。进一步，所述低k介质层的材料为碳氧化硅。根据本专利技术，可以控制所形成的气隙的尺寸，以在所形成的铜金属互连结构之间形成具有均一尺寸的气隙。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中: 图1A-图1E为传统的形成气隙的工艺的各步骤的示意性剖面 图2A-图2F为本专利技术提出的形成气隙的方法的各步骤的示意性剖面 图3为本专利技术提出的形成气隙的方法的流程图。具体实施例方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底理解本专利技术，将在下列的描述中提出详细的步骤，以便阐释本专利技术提出的形成气隙的方法。显然，本专利技术的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。下面，参照图2A-图2F和图3来描述本专利技术提出的形成气隙的方法的详细步骤。参照图2A-图2F，其中示出了本专利技术提出的形成气隙的方法的各步骤的示意性剖面图。首先，如图2A所示，提供半导体衬底200，所述半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例，在本实施例中，所述半导体衬底200选用单晶硅材料构成。在所述半导体衬底200中形成有隔离槽，埋层，以及各种阱(well)结构，为了简化，图示中予以省略。在所述半导体衬底200上，形成有各种元件，为了简化，图示中予以省略，这里仅不出一低k介质层201。在本实施例中，所述低k介质层201的材料为碳氧化娃(SiOC)。所述低k介质层201中形成有用于填充金属互连线的沟槽。沉积一金属层，例如铜金属层，于所述低k介质层201上，并填满所述低k介质层201中的沟槽。采用化学机械研磨工艺去除多余的铜金属层，研磨到所述低k介质层201的表面终止，在所述低k介质层201中形成铜金属互连线202。接着，如图2B所示，图形化所述低k介质层201，并蚀刻经图形化的所述低k介质层201，以在所述铜金属互连线202之间形成一沟槽203。采用干法蚀刻工艺实施所述蚀刻，所使用的蚀刻气体包括含氟气体(CF4、CHF3> CH2F2等)、稀释气体(He、N2等)以及氧气。接着，如图2C所示，在所述半导体衬底200上形成一牺牲金属层204，以填充所述沟槽203。所述牺牲金属层204的材料为钨，形成所述牺牲金属层204的工艺可以采用化学气相沉积工艺或物理气相沉积工艺。然后，采用化学机械研磨工艺研磨所述牺牲金属层204，直至露出所述低k介质层201。在形成所述牺牲金属层204之前，还需要先形成一阻挡层以阻止所述牺牲金属层204向所述低k介质层201中的扩散。所述阻挡层的材料通常为氮化钛(TiN)，形成所述阻挡层的工艺可以采用原子层沉积工艺或物理气相沉积工艺。接下来，在所述半导体衬底200上形成一覆盖层205。所述覆盖层205的材料为碳氮化硅(SiCN)或正硅酸乙酯(TEOS)，形成所述覆盖层205的工艺可以采用化学气相沉积工艺或旋涂工艺。接着，如图2D所示，采用干法蚀刻工艺蚀刻所述覆盖层205，通过在所述覆盖层205中形成一孔洞206以露出所述牺牲金属层204。所述孔洞206相对于所述牺牲金属层204的位置清楚地显示在图2D的A-A视2D’中。所述孔洞206的直径小于lOOnm。接着，如图2E所示，采用湿法蚀刻工艺去除所述牺牲金属层204，形成一凹槽207。所述湿法蚀刻工艺的腐蚀液为双氧水(H2O2)。接着，如图2F所示，在所述半导体衬底200上形成一层间介质层208。采用化学气相沉积工艺形成所述层间介质层208。所述层间介质层208在所述凹槽207中具有较低的覆盖率，因此其可以将所述凹槽207封住以形成一气隙209。本实施例中，所述层间介质层208的材料为碳氧化硅(SiOC)。至此，完成了根据本专利技术示例性实施例的方法实施的全部工艺步骤，接下来，可以通过后续工艺完成整个半导体器件的制本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成低k介质层，且在所述低k介质层中形成铜金属互连线；图形化所述低k介质层，并蚀刻经图形化的所述低k介质层，以在所述铜金属互连线之间形成一沟槽；形成一牺牲金属层，以填充所述沟槽，并研磨所述牺牲金属层，直至露出所述低k介质层；在所述半导体衬底上形成一覆盖层；蚀刻所述覆盖层，通过在所述覆盖层中形成一孔洞以露出所述牺牲金属层；去除所述牺牲金属层，形成一凹槽；形成一层间介质层，将所述凹槽封住以形成一气隙。

【技术特征摘要】

【专利技术属性】
技术研发人员：韩秋华，隋运奇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：