射频传输结构的形成方法技术

一种射频传输结构的形成方法，包括：提供包括器件区和非器件区的半导体衬底，覆盖所述半导体衬底表面的隐埋氧化物层，覆盖所述隐埋氧化物层表面的半导体层；形成贯穿所述非器件区的半导体层和隐埋氧化物层的开口，所述开口暴露出半导体衬底表面；形成开口后，在所述器件区的半导体层表面形成栅介质层；形成覆盖所述栅介质层的栅电极层和陷阱富集层，所述陷阱富集层覆盖所述开口底部的半导体衬底，且所述栅电极层和陷阱富集层在同一工艺步骤中形成。形成的射频传输结构信号传输质量好，并且制造成本低。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，尤其涉及。
技术介绍
随着半导体技术的发展，为了降低制造和设计成本，通常希望在单个集成电路上包含更多的功能。例如，在无线通信系统中，希望在作为数字逻辑电路的同一个集成电路上包括射频电路。现有技术中，如果直接采用普通的衬底形成既包括数字逻辑电路又包括射频电路的集成电路，所述射频电路会引起衬底和集成电路电感器的耦合，并且集成电路电感器的电感性能下降。为了在单个集成电路上集成更多的功能，通常采用绝缘体上硅(SOI)作为衬底来解决上述问题，且可以降低直流功耗，具有优良的抗串扰能力。请参考图1，现有技术的射频传输结构，采用具有陷阱富集区的绝缘体上硅(TrapRich SOI wafer)制成，包括:高阻率的半导体衬底100 ;覆盖所述半导体衬底100表面的陷阱富集层101，用于冻结射频信号在半导体衬底100中的载流子，提高射频传输结构的信号传输质量；覆盖所述陷阱富集层101表面的隐埋氧化物层(Buried 0xide)103 ;覆盖所述隐埋氧化物层103表面的顶层硅105，用于形成射频元件，例如晶体管、电容器、二极管等。然而，现有技术形成上述射频传输结构的成本高，不利于节约成本，且射频传输性能有待提闻。更多关于射频信号的资料请参考专利号为“US6743662B2”的美国专利。
技术实现思路
本专利技术解决的问题是提供一种，形成的射频传输结构的成本低，且射频传输性能得到较好改善。为解决上述问题，本专利技术提供了一种，包括:提供包括器件区和非器件区的半导体衬底，覆盖所述半导体衬底表面的隐埋氧化物层，覆盖所述隐埋氧化物层表面的半导体层；形成贯穿所述非器件区的半导体层和隐埋氧化物层的开口，所述开口暴露出半导体衬底表面；形成开口后，在所述器件区的半导体层表面形成栅介质层；形成覆盖所述栅介质层的栅电极层和陷阱富集层，所述陷阱富集层覆盖所述开口底部的半导体衬底，且所述栅电极层和陷阱富集层在同一工艺步骤中形成。可选地，所述栅电极层和陷阱富集层的形成步骤包括:形成覆盖所述栅介质层、浅沟槽隔离结构、以及开口底部和侧壁的多晶硅薄膜；形成位于所述多晶硅薄膜表面的第二光刻胶层，所述第二光刻胶层定义出所述栅电极层和陷阱富集层；以所述光刻胶层为掩膜，刻蚀所述多晶硅薄膜。可选地，所述多晶硅薄膜的形成工艺为化学气相沉积工艺。可选地，形成所述多晶硅薄膜时的沉积温度为400摄氏度-600摄氏度，形成的多晶硅薄膜的厚度为1500埃-4000埃。可选地，所述栅电极层的材料为多晶硅，所述陷阱富集层的材料为多晶硅。可选地，所述陷阱富集层的厚度与栅电极层的厚度相同，且大于1500埃。可选地，所述开口的宽度大于栅电极层厚度的2倍。可选地，所述开口的宽度为2微米-30微米。可选地，还包括:形成位于所述非器件区的半导体层内的浅沟槽隔离结构；形成覆盖所述半导体层表面的牺牲层；形成位于所述牺牲层表面和浅沟槽隔离结构表面的第一光刻胶层，所述第一光刻胶层暴露出非器件区上方的部分浅沟槽隔离结构；以所述第一光刻胶层为掩膜，刻蚀所述浅沟槽隔离结构和隐埋氧化物层，直至暴露出非器件区的半导体衬底，形成开口。可选地，所述隐埋氧化物层的材料为氧化硅或氧化铝，厚度为8000埃-15000埃。可选地，所述半导体层的材料为单晶硅、单晶锗、硅锗或II1-1V族化合物，厚度为1000 埃-2000 埃。与现有技术相比，本专利技术的技术方案具有以下优点:由于在非器件区形成了暴露出半导体衬底表面的开口，后续在开口内形成陷阱富集层，以冻结半导体衬底内诱生的载流子，避免射频信号损失或产生串扰。并且，所述陷阱富集层与器件区的栅电极层在同一工艺步骤中形成，简化了工艺步骤，节省了制作成本。另夕卜，利用在开口内形成陷阱富集层的方法，替代了现有技术的具有陷阱富集区的绝缘体上硅，有效节约了成本。附图说明图1是现有技术的射频传输结构的剖面结构示意图；图2是本专利技术实施例的的流程示意图；图3-图10是本专利技术实施例的射频传输结构的形成过程的剖面结构示意图。具体实施例方式正如
技术介绍
所述，现有技术形成射频传输结构时的成本高，不利于节约成本。经过研究，专利技术人发现，现有技术形成的射频传输结构的成本高，其主要原因在于，射频信号在器件区或非器件区上部传输时，大幅度的射频信号容易在高阻率半导体衬底内形成耗尽层或反型层，使得原本高阻率的半导体衬底变为低电阻，变为低电阻后的半导体衬底为射频信号提供新的信号传输路径，使得射频信号损失或产生串扰。而现有技术用于形成射频传输结构的具有陷阱富集区的绝缘体上硅的成本较高。如何形成一种可替代上述具有陷阱富集区的绝缘体上硅的结构，成为亟需解决的问题。经过进一步研究，专利技术人发现，可在绝缘体上硅(SOI)衬底内形成贯穿顶部顶层硅的隐埋氧化物层、并暴露出底部半导体衬底的开口，然后在所述开口内形成与所述半导体衬底接触的多晶顶层硅，由于多晶硅具有高密度的晶界，能够提供俘获载流子的陷阱，可起到冻结半导体衬底内诱生的载流子的作用，并且成本低，形成工艺简单。更进一步的，本专利技术的实施例提供了一种，其射频传输性能得到较好改善。为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。请参考图2，本专利技术实施例的，包括:步骤S201，提供包括器件区和非器件区的半导体衬底，覆盖所述半导体衬底表面的隐埋氧化物层，覆盖所述隐埋氧化物层表面的半导体层，所述非器件区的半导体层内形成有浅沟槽结构；步骤S202，形成覆盖所述半导体层表面的牺牲层，形成位于所述牺牲层表面和浅沟槽结构表面的第一光刻胶层，所述第一光刻胶层暴露出非器件区上方的部分浅沟槽隔离结构；步骤S203，以所述第一光刻胶层为掩膜，刻蚀所述浅沟槽隔离结构和隐埋氧化物层，直至暴露出非器件区的半导体衬底，形成开口 ；步骤S204，形成开口后，去除所述第一光刻胶层和牺牲层，暴露出半导体层和浅沟槽隔离结构；步骤S205，形成覆盖所述器件区的半导体层表面的栅介质薄膜；步骤S206，形成多晶硅薄膜，所述多晶硅薄膜覆盖所述栅介质薄膜、浅沟槽隔离结构、开口的侧壁和底部的半导体衬底；步骤S207，形成位于所述多晶硅薄膜表面的第二光刻胶层；步骤S208，以所述第二光刻胶层为掩膜，刻蚀所述多晶硅薄膜和部分栅介质薄膜，形成位于所述器件区的半导体层表面的栅介质层、覆盖所述栅介质层表面的栅电极层、以及覆盖所述开口底部的半导体衬底的陷阱富集层；然后去除所述第二光刻胶层。具体的，请参考图3-图10，图3-图10示出了本专利技术实施例的射频传输结构的形成过程的剖面结构示意图。请参考图3，提供半导体衬底300，所述半导体衬底300包括器件区I和与之相邻的非器件区II ;形成覆盖所述半导体衬底300表面的隐埋氧化物层301，覆盖所述隐埋氧化物层301表面的半导体层303。所述半导体衬底300用于为后续工艺提供平台，并且后续会接地。本专利技术的实施例中，所述半导体衬底300、隐埋氧化物层301和半导体层303由绝缘体上硅(SOI)形成。并且，为减少高频信号下半导体衬底300的损耗和串扰，所述半导体衬底300采用高阻率的单晶硅晶圆制成。所述半导体衬底300包括器件区I和非器件区II，其中，所述器件区I上方的区域后续用于形成射频元件，例如晶体管，所述非器件区II本文档来自技高网...

【技术保护点】
一种射频传输结构的形成方法，其特征在于，包括：提供包括器件区和非器件区的半导体衬底，覆盖所述半导体衬底表面的隐埋氧化物层，覆盖所述隐埋氧化物层表面的半导体层；形成贯穿所述非器件区的半导体层和隐埋氧化物层的开口，所述开口暴露出半导体衬底表面；形成开口后，在所述器件区的半导体层表面形成栅介质层；形成覆盖所述栅介质层的栅电极层和陷阱富集层，所述陷阱富集层覆盖所述开口底部的半导体衬底，且所述栅电极层和陷阱富集层在同一工艺步骤中形成。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘张李，李乐，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：