串联ROM单元制造技术

本实用新型专利技术揭示了一种串联ROM单元，所述ROM单元至少包括通过背靠背方式相接的第一存储单元组和第二存储单元组，所述第一存储单元组和第二存储单元组的结构相同，所述第一存储单元组包括串联连接的第一MOS管和第二MOS管，所述第一MOS管的漏极和第二MOS管的漏极分别通过可编程的方式连接至第一位线和第二位线上，所述第一MOS管和第二MOS管的栅极分别连接至第一字线和第二字线上，在读取此串联ROM单元所对应的信息时，只需通过第一位线和第二位线就可以直接读取出该信息，这样就实现了4个MOS管共用一个源端VSS，减少了由于工艺规则带来的空间浪费，从而节约了面积。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及集成电路设计领域，尤其涉及串联ROM单元及印制电路板版图的设计。
技术介绍
在集成电路设计中，对于存储器而言，提高存储密度，降低单位信息的存储成本即减少面积是永恒的追求，特别是在先进工艺条件下(如40nm及以下工艺)，由于工艺规则的限制，ROM单元面积无法做到跟随工艺尺寸成比例缩小，单位信息的存储面积偏大。传统的ROM单元采用背靠背的画法，即共用源端VSS，如图1所示为传统
技术介绍
一中的ROM单元的电路图，其包括两个采用背靠背画法的MOS管MOSlI，M0S12，这两个MOS管的源端共接于VSS，MOSll和M0S12的漏极接于位线(bit line)BLl上，MOSll的栅极接字线WLlUwordline)，MOS12的栅极接于字线WLlO上。若WLlO选中，则可通过BLl读取MOS12的存储信息，若WLll选中，则可通过BLl读取MOSll的存储信息。每个ROM单元只能存储I比特信息，存储密度偏低。如图2所示为与图1中电路图相对应的版图，可以看到，有源区Sll与多晶硅交叠形成有两条沟道，也就是MOSl I和M0S12的栅极，分别连接到WLlO和WLl I，有源区S本文档来自技高网...

【技术保护点】
一种串联ROM单元，其特征在于：至少包括通过背靠背方式相接的第一存储单元组和第二存储单元组，所述第一存储单元组和第二存储单元组的结构相同，所述第一存储单元组包括串联连接的第一MOS管(MOS31)和第二MOS管(MOS32)，所述第一MOS管(MOS31)的漏极和第二MOS管(MOS32)的漏极分别通过可编程的方式连接至第一位线(BL30)和第二位线(BL31)上，所述第一MOS管(MOS31)和第二MOS管(MOS32)的栅极分别连接至第一字线(WL30)和第二字线(WL31)上。

【技术特征摘要】

【专利技术属性】
技术研发人员：于跃，郑坚斌，
申请(专利权)人：苏州兆芯半导体科技有限公司，
类型：实用新型
国别省市：