阵列基板及其制造方法和显示装置制造方法及图纸

本发明专利技术公开了一种阵列基板及其制造方法和显示装置，涉及通过4次Mask制作阵列基板的工艺方法。阵列基板制造方法，包括公共电极层、栅金属层、半导体层层、源漏电极层、钝化层及像素电极层的制作过程；其中，所述钝化层和所述像素电极层通过一次构图工艺制作。本发明专利技术提供的阵列基板制造方法，省略了一次掩膜版的使用，降低了生产成本。本发明专利技术适用于ADS模式阵列基板的制造。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及阵列基板及其制造方法和显示装置。
技术介绍
目前，显示产品在人们日常生活中越来越普及，相关的显示技术也越来越受到人们的关注。显示领域具有广阔的市场前景，并吸引了大量的企业、院所从事显示技术的研究和开发。TFT-LCD (Thin Film Transistor-Liquid Crystal Display,薄膜晶体管液晶显示器)的工艺复杂、成本较高。其中，Mask (掩膜版)工艺过程十分考验设备和工艺的精度，多一次Mask工艺会使生产成本增加很多，故在不影响产品性能的基础上减少Mask的数量是非常必要的。自TFT-1XD专利技术以来人们一直致力于减少Mask工艺数量的工作。如图1所不，目前ADS (Advanced Super Dimension Switch,高级超维场转换技术)模式的阵列基板制作方法通常需要5次Mask，包括:步骤101中的第一层透明导电层掩膜版(由于透明导电层通常采用氧化铟锡ΙΤ0，因此第一层透明导电层掩膜版也可称为1st ITO Mask)、步骤102中的栅极掩膜版(Gate Mask)、步骤103中的源漏极掩膜版(SDTMask)、步骤104中的过孔掩膜版(Via Hole Mask)、步骤105中的第二层透明导电层掩膜版(2nd ITO Mask)。由于现有ADS模式阵列基板的制作方法需要的Mask工艺次数比较多，使得基于ADS技术的液晶显示器的成本较高，且生产效率无法得到提升。
技术实现思路
本专利技术的实施例提供一种阵列基板及其制造方法，以及使用该阵列基板的显示装置，用以降低阵列基板的生产成本并提高生产效率。为达到上述目的，本专利技术提供的技术方案如下:—种阵列基板制造方法，包括公共电极层、栅金属层、半导体层、源漏电极层、钝化层及像素电极层的制作过程；其中，所述钝化层和所述像素电极通过一次构图工艺形成。优选的，所述制造方法包括:步骤1、在基板上通过构图工艺形成公共电极的图案；步骤2、在经过所述步骤I的基板上通过构图工艺形成栅极的图案；步骤3、在经过所述步骤2所述的基板上通过构图工艺形成半导体层、源极和漏极的图案；步骤4、在经过所述步骤3所述的基板上采用一次构图工艺形成像素电极和钝化层的图案。优选的,所述步骤4具体包括:在所述步骤3制作的基板上形成钝化层；再在所述钝化层上涂覆第一光刻胶，并利用双色调掩模板对第一光刻胶进行曝光，其中，对应钝化层过孔处为第一光刻胶完全曝光区域，对应条状像素电极处为第一光刻胶半曝光区域，对所述第一光刻胶完全曝光区域和所述第一光刻胶半曝光区域以外的区域为第一光刻胶完全保留区域；对曝光后的基板进行显影，得到第一光刻胶的图案；对所述光刻胶完全去除区域进行刻蚀，形成钝化层过孔，并暴露出部分源漏电极层；利用灰化工艺对第一光刻胶进行灰化，去除所述半曝光区域的光刻胶，所述光刻胶完全保留区域呈狭缝状图案；形成第二透明导电层；在所述第二透明导电层上涂覆第二光刻胶，利用光刻胶的流动性使所述第二光刻胶平坦化，利用所述第一光刻胶的厚度，使所述第一光刻胶上方的第二光刻胶的厚度小于其他区域，除保留第一光刻胶以外的区域；对第二光刻胶进行灰化，去除所述保留第一光刻胶以外区域的第二光刻胶，并暴露出所述第二透明导电层；；对所述暴露出的第二层透明导电层进行刻蚀，得到具有狭缝的像素电极；对残留的第一光刻胶和第二光刻胶进行剥离，形成所述钝化层和像素电极的图案。优选的，所述步骤4具体包括:在所述步骤3制作的基板上形成钝化层；再在所述钝化层上涂覆第一光刻胶，并利用双色调掩模板对第一光刻胶进行曝光，其中，对应钝化层过孔处为第一光刻胶完全曝光区域，对应条状像素电极处为第一光刻胶半曝光区域，对所述第一光刻胶完全曝光区域和所述第一光刻胶半曝光区域以外的区域为第一光刻胶完全保留区域；对曝光后的基板进行显影，得到第一光刻胶的图案；对所述光刻胶完全去除区域进行刻蚀，形成钝化层过孔，并暴露出部分源漏电极层；利用灰化工艺对第一光刻胶进行灰化，去除所述半曝光区域的光刻胶，所述光刻胶完全保留区域呈狭缝状图案；形成第二透明导电层；通过离地剥离工艺去除光刻胶完全保留区域的光刻胶，形成具有狭缝的像素电极。优选的，所述步骤I具体为:在基板上形成第一透明导电层，利用第一透明导电层掩膜版进行构图工艺以形成公共电极的图案。优选的，所述公共电极的图案为板状电极或者狭缝状电极。优选的，所述步骤2具体为:在基板上形成栅金属薄膜，采用栅极掩膜版进行构图工艺形成栅极的图案。8、根据权利要求2所述的阵列基板制造方法，其特征在于，所述步骤3具体为:在基板上形成半导体层和源漏金属层，利用源漏极掩膜版进行构图工艺以形成源极、漏极和半导体层的图案。优选的，半导体层与源漏电极层之间还设置有欧姆接触层。为了实现上述目的，本专利技术还提供了一种阵列基板，该阵列基板采用上述阵列基板的制造方法制造。为了实现上述目的，本专利技术还提供了一种显示装置，该显示装置的结构包括上述阵列基板。本专利技术通过上面所述两种方法，仅通过一次掩膜版工艺即可得到过孔和像素电极结构，减少了一步Mask工艺过程，大大降低了成本。本专利技术适用于ADS模式阵列基板的制造。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有技术的阵列基板制作工艺流程示意图；图2为本专利技术的阵列基板制作工艺流程示意图；图3为本专利技术实施例所提供的阵列基板的平面示意图；图4为实施例1对阵列基板进行Halftone工艺前的图3中A-B处的截面图；图5为实施例1对阵列基板进行Halftone工艺后的图3中A-B处的截面图；图6为实施例1刻蚀钝化层后得到过孔的图3中A-B处的截面图；图7为实施例1对第一光刻胶灰化后的图3中A-B处的截面图；图8为实施例1形成第二透明导电层后的图3中A-B处的截面图；图9为实施例1涂覆第二光刻胶后的图3中A-B处的截面图；图10为实施例1灰化第二光刻胶后的图3中A-B处的截面图；图11为实施例1刻蚀第二透明导电层后的3中A-B处的截面图；图12为实施例1剥离掉残留的光刻胶后的图3中A-B处的截面图；图13为实施例2对阵列基板进行Halftone工艺前的图3中A-B处的截面图；图14为实施例2对阵列基板进行Halftone工艺后的图3中A-B处的截面图；图15为实施例2刻蚀钝化层后得到过孔的图3中A-B处的截面图；图16为实施例2对光刻胶灰化后的图3中A-B处的截面图；图17为实施例2沉积第二透明导电层后的图3中A-B处的截面图；图18为实施例2剥离掉残留的光刻胶后的图3中A-B处的截面图。附图标记:301、401-基板；302、402_栅极；303、403_公共电极；304、404_栅绝缘层；305、405_ 半导体层；306、406_ 源电极；307、407_ 沟道;308、408_ 漏电极；309、409_ 钝化层；310、3101_ 第一光刻胶；410、4101_ 光刻胶；311、411-曝光版;312、412_ 过孔;313、413,3131,413本文档来自技高网...

【技术保护点】
一种阵列基板制造方法，其特征在于，包括公共电极层、栅金属层、半导体层、源漏电极层、钝化层及像素电极层的制作过程；其中，所述钝化层和所述像素电极通过一次构图工艺形成。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈华斌，王琳琳，高英强，袁剑峰，
申请(专利权)人：京东方科技集团股份有限公司， 北京京东方显示技术有限公司，
类型：发明
国别省市：北京;11