半导体器件制造技术

本发明专利技术提供能抑制电流向耐压区域附近集中和电力损耗的半导体器件。本发明专利技术的半导体器件，其特征在于，具有：第1导电型的半导体基板；第1主电极，设置在所述半导体基板的一侧；第2导电型的第1半导体层，在所述半导体基板的另一侧与所述半导体基板的边缘部分离设置；多个第2导电型的第2半导体层，在所述半导体基板的另一侧于所述边缘部和所述第1半导体层之间选择性地设置；绝缘膜，设置成从所述边缘部覆盖所述第1半导体层的一部分；导电膜，设置成覆盖所述绝缘膜及所述第1半导体层的一部分；及第2主电极，设置成与所述第1半导体层及所述导电膜相接。

【技术实现步骤摘要】

本专利技术涉及半导体器件。
技术介绍
二极管例如在以整流器为代表的电力变换器件的电力整流等中使用。二极管在从正向偏压切换到反向偏压时，电流向耐压区域附近集中，使浪涌电压及噪声等降低是理想的。本专利技术要解决的问题是提供一种抑制电流向耐压区域附近集中和电力损耗的半导体器件。
技术实现思路
为了解决上述问题，实施方式的半导体器件具备:第I导电型的半导体基板 ’第I主电极，设置在所述半导体基板的一侧；第2导电型的第I半导体层，在所述半导体基板的另一侧与所述半导体基板的边缘部分离设置；多个第2导电型的第2半导体层，在所述半导体基板的另一侧于所述边缘部和所述第I半导体层之间选择性地设置；绝缘膜，设置成从所述边缘部覆盖所述第I半导体层的一部分；导电膜，设置成覆盖所述绝缘膜及所述第I半导体层的一部分；及第2主电极，设置成与所述第I半导体层及所述导电膜相接。附图说明图1是示出第I实施方式涉及的半导体器件Ia的构造的平面图。图2是示出图1的A — A’线上的截面的纵截面图。图3是示出第I实施方式的变形例涉及的半导体器件Ib的构造的平面图。图4是示出图3的B — B’线上的截面的纵截面图。图5是示出比较例的半导体器件Ic的构造的平面图。图6是不出图5的C 一 C’线上的截面的纵截面图。图7是示出第2实施方式涉及的半导体器件Id的构造的平面图。图8是不出图7的D — D’线上的截面的纵截面图。图9是示出第3实施方式涉及的半导体器件Ie的构造的平面图。图10是示出图9的E — E’线上的截面的纵截面图。图11是示出第4实施方式涉及的半导体器件If的构造的平面图。图12是示出图11的F —F’线上的截面的纵截面图。 图号说明la、lb、lc、ld、le、lf…半导体器件；2…半导体基板；10…N型漂移层；11...Ρ型阳极层(第I半导体层)；12…P+型保护环(guard ring)层(第2半导体层)；13…绝缘膜；14、14a、14b…势鱼金属(导电膜);15…阳极电极(第2主电极);16…N+型阴极层;17…阴极电极(第I主电极);30…边缘部;31…端部;40…内侧范围;41…外侧范围具体实施例方式以下，对本专利技术的实施方式，一边参照附图一边进行说明。并且，在本实施方式中，设定第I导电型为N型，设定第2导电型为P型进行说明，但设定第I导电型为P型，设定第2导电型为N型，本专利技术也能实施。而且，在以下的说明中，N+及P +、P的标记表示各导电型的杂质浓度的相对的高低。即，N+表示与N相比，N型杂质浓度相对高，同样，P+表示与P相比，P型杂质浓度相对高。(第I实施方式)图1示出表示第I实施方式涉及的半导体器件Ia的构造的平面图。而且，图2示出表示图1的A — A’线上的截面的纵截面图。并且，在图1中，省略了阳极电极15进行图/Jn ο如图1、图2所示，第I实施方式涉及的半导体器件Ia具有二极管的构造。该构造首先在半导体基板2设有N型漂移层10。在半导体基板2的一侧设有N+型阴极层16。进而，在半导体基板2的一侧设有阴极电极17 (第I主电极)。在半导体基板2的另一侧，与半导体器件Ia的边缘部30分离地设有P型阳极层11(第I半导体层)。在半导体基板2的另一侧的半导体器件Ia的边缘部30和P型阳极层11之间，选择性地设有P+型保护环层12 (第2半导体层)。如图1的平面图所示，该P+型保护环层12设置成绕半导体器件Ia的边缘部30附近的外周部一圈。将包含该P+型保护环层12的区域称作周边耐压区域。周边耐压区域是在半导体器件Ia上施加了反向电压时，抑制在P型阳极层11的端部31附近施加高电场的区域。耐压构造不限于保护环构造，例如，例举RESURF构造等。而且，在图1、图2中，虽然仅形成2个P+型保护环层12，但这仅是一个例子，P+型保护环层12的数量一般由半导体器件Ia所要求的耐压所决定，所以不特别限定。另外，在半导体基板2的另一侧的、从边缘部30到P型阳极层11的一部分，设有绝缘膜13。另外，对绝缘膜13和P型阳极层11的一部分进行覆盖地设有势垒金属14 (导电膜)。在图1、图2中，绝缘膜13上的势垒金属14与边缘部30分离地形成，但例如势垒金属14从边缘部30开始设置也可以。对该势垒金属14和P型阳极层11进行覆盖地设有阳极电极15 (第2主电极)。并且，对阳极电极15及阴极电 极17，使用例如铝(Al)等，但使用其他导电性材料也能够实施。势垒金属14也同样能够使用各种各样的导电性材料来实施，但使用势垒金属14的电阻比阳极电极15的电阻还大的材料。而且，阳极电极15的形态，除了图1、图2所示的形态以外，也可以是直到边缘部30都设置第I实施方式的半导体器件Ia的阳极电极15等各种的形态下的实施，有关实际的一个例子将以后叙述。如上所述，构成了半导体器件la。接着，对第I实施方式的半导体器件Ia的动作及其特征进行说明。当在半导体器件Ia上施加正向电压时，空穴从阳极电极15及势垒金属14通过P型阳极层11，流入到N型漂移层10。空穴从阳极电极15及势垒金属14流入到N型漂移层10的同时，电子从阴极电极17通过N+型阴极层16，流入到N型漂移层10。由此，引起传导率调制现象，N型漂移层10的电阻減小。流入到N型漂移层10中的空穴流向阴极电极17，同样，流入到N型漂移层10中的电子流向势垒金属14及阳极电极15。即，半导体器件Ia成为导通状态。此时，半导体器件Ia的内侧范围40是P型阳极层11和势垒金属14及阳极电极15直接接触的范围，所以较多的空穴流入到内侧范围40的N型漂移层10。半导体器件Ia的外侧范围41是P型阳极层11和势垒金属14及阳极电极15未接触的范围，所以与内侧范围40的N型漂移层10相比较，相对少量，但存在从内侧范围40的N型漂移层10流入的空穴。因此，在半导体器件Ia的导通状态时为如下状态:在内侧范围40的N型漂移层10中存在较多的空穴，在外侧范围41的N型漂移层10中，与内侧范围40的N型漂移层10相t匕，存在相对少量的空穴。接着，使半导体器件Ia截止，或在半导体器件Ia上施加反向电压。g卩，使半导体器件Ia关断(down off)。当使半导体器件Ia关断时，N型漂移层10内的电子通过N+型阴极层16而排出到阴极电极17。而且，N型漂移层10内的空穴通过P型阳极层11而排出到势鱼金属14及阳极电极15。对半导体器件Ia的关断时的N型漂移层10内的空穴的运动，更详细地进行说明。内侧范围40的N型漂移层10内的空穴流向P型阳极层11，从P型阳极层11排出到势垒金属14及阳极电极15。这样，在空穴从下方流入到P型阳极层11中时，电流集中基本不发生。外侧范围41的N型漂移层10内的空穴也流向P型阳极层11，从P型阳极层11排出到势垒金属14及阳极电极15。该空穴的流动集中到P型阳极层11的端部31。但是，通过在P型阳极层11的端部31的上部设置势垒金属14，从而存在从该势垒金属14赋予的电阻，通过将电流抑制为一定的镇流电阻效应，能够缓和电流集中。这样，在第I实施方式的半导体器件Ia中，关断时的电流集中被抑制。因此，可以解决由电流集中引起的各种问题。例如，可以使半导体器件Ia的故障率降低，S卩，使半导体器件Ia的寿命增加。本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，具有：第1导电型的半导体基板；第1主电极，设置在所述半导体基板的一侧；第2导电型的第1半导体层，在所述半导体基板的另一侧与所述半导体基板的边缘部分离设置；多个第2导电型的第2半导体层，在所述半导体基板的另一侧于所述边缘部和所述第1半导体层之间选择性地设置；绝缘膜，设置成从所述边缘部覆盖所述第1半导体层的一部分；导电膜，设置成覆盖所述绝缘膜及所述第1半导体层的一部分；及第2主电极，设置成与所述第1半导体层及所述导电膜相接。

【技术特征摘要】
2011.10.31 JP 239790/20111.一种半导体器件，其特征在于，具有: 第I导电型的半导体基板； 第I主电极，设置在所述半导体基板的一侧； 第2导电型的第I半导体层，在所述半导体基板的另一侧与所述半导体基板的边缘部分离设置； 多个第2导电型的第2半导体层，在所述半导体基板的另一侧于所述边缘部和所述第I半导体层之间选择性地设置； 绝缘膜，设置成从所述边缘部覆盖所述第I半导体层的一部分； 导电膜，设置成覆盖所述绝缘膜及所述第I半导体层的一部分；及 第2主电极，设置成与所述第I半导体层及所述导电膜相接。2...

【专利技术属性】
技术研发人员：松冈信孝，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：