芯片堆叠结构及其制造方法技术

本发明专利技术提供了一种芯片堆叠结构及其制造方法。所述芯片堆叠结构包括：基板；焊球，形成在基板下方，用于电连接到外部电路；硅通孔芯片和非硅通孔芯片，交替地设置在基板上方；第一通孔，形成在硅通孔芯片中，用于非硅通孔芯片的电连接；第二通孔，形成在硅通孔芯片中，用于非硅通孔芯片和硅通孔芯片中的至少一种的电连接；第三通孔，形成在硅通孔芯片中，用于硅通孔芯片的电连接；导电支撑结构，位于硅通孔芯片之间，用于支撑硅通孔芯片和非硅通孔芯片，并用于硅通孔芯片和非硅通孔芯片之间的电连接。根据本发明专利技术的芯片堆叠结构可以实现硅通孔芯片和非硅通孔芯片之间的互联，即，通过仅在一部分芯片上形成通孔，可以实现多个芯片之间的互连。

【技术实现步骤摘要】

本申请涉及一种，更具体地讲，本申请涉及一种将硅通孔芯片和非硅通孔芯片互连的。
技术介绍
为了实现多芯片堆叠，通常在芯片中形成硅通孔，然后通过硅通孔实现不同芯片之间的电互连。例如，利用硅通孔技术在芯片中蚀刻形成硅通孔，然后在硅通孔中形成导电通道。当多个芯片堆叠时，通过硅通孔中的导电通道实现不同芯片之间的电互连。然而，为了将多个芯片堆叠在一起，需要在每个芯片中形成硅通孔结构，这样会导致工艺复杂，并且导致制造成本增加和生产效率下降。另外，在每个芯片中形成硅通孔结构在芯片测试方面存在难度，成品率低，并且包含硅通孔的芯片无法与其它芯片形成多层堆叠。
技术实现思路
为了解决现有技术中的上述问题，本专利技术提供了一种芯片堆叠结构。所述芯片堆叠结构包括基板；焊球，形成在基板下方，用于电连接到外部电路；硅通孔芯片和非硅通孔芯片，交替地设置在基板上方；第一通孔，形成在硅通孔芯片中，用于非硅通孔芯片的电连接；第二通孔，形成在硅通孔芯片中，用于非硅通孔芯片和硅通孔芯片中的至少一种的电连接；第三通孔，形成在硅通孔芯片中，用于硅通孔芯片的电连接；导电支撑结构，位于硅通孔芯片之间，用于支撑硅通孔芯片和非硅通孔芯片，并用于硅通孔芯片和非硅通孔芯片之间的电连接。根据本专利技术的实施例，所 述导电支撑结构的厚度与所述非硅通孔芯片的厚度基本相同。根据本专利技术的实施例，在所述导电支撑结构中形成导电通孔，所述导电通孔与第二通孔或第三通孔电连接。可选地，所述导电支撑结构为形成在硅通孔芯片下方的台阶结构，所述台阶结构与硅通孔芯片是一体的。可选地，所述导电支撑结构为形成在硅通孔芯片和非硅通孔芯片之间的单独元件。优选地，所述导电支撑结构的高度适于在硅通孔芯片之间插入非硅通孔芯片。本专利技术还提供了一种芯片堆叠结构的制造方法，所述方法包括以下步骤提供硅通孔芯片和非硅通孔芯片，在硅通孔芯片中形成有第一通孔、第二通孔和第三通孔；将硅通孔芯片和非硅通孔芯片交替地层叠在基板上，并且在硅通孔芯片之间设置导电支撑结构，其中，第一通孔用于非硅通孔芯片的电连接，第二通孔用于非硅通孔芯片和硅通孔芯片中的至少一种的电连接，第三通孔用于硅通孔芯片的电连接。可选地，所述导电支撑结构为形成在硅通孔芯片下方的台阶结构，所述台阶结构与硅通孔芯片是一体的。可选地，所述导电支撑结构为形成在硅通孔芯片和非硅通孔芯片之间的单独元件。根据本专利技术的芯片堆叠结构可以实现硅通孔芯片和非硅通孔芯片之间的互联，即，通过仅在一部分芯片上形成通孔，可以实现多个芯片之间的互连。附图说明通过下面结合附图进行的详细描述，本专利技术的特征和优点将变得更容易理解，在附图中图1是根据本专利技术第一实施例的芯片堆叠结构的局部分开的示意图；图2是根据本专利技术第二实施例的芯片堆叠结构的局部分开的示意图；图3是根据本专利技术的芯片堆叠结构的导电支撑结构的俯视图；图4是根据本专利技术的芯片堆叠结构的芯片表面布线图；图5是根据本专利技术第一实施例的制造芯片堆叠结构的方法的示意图；图6是根据本专利技术第二实施例的制造芯片堆叠结构的方法的示意图。具体实施例方式本专利技术提供了一种芯片堆叠 结构及其制造方法。根据本专利技术的通过在硅通孔芯片与非硅通孔芯片之间设置导电支撑结构，能够实现硅通孔芯片与非硅通孔芯片之间的电互连。在下文中，将参照附图来详细描述本专利技术的实施例。图1是根据本专利技术第一实施例的芯片堆叠结构的局部分开的示意图。图3是根据本专利技术的芯片堆叠结构的导电支撑结构的俯视图。图4是根据本专利技术的芯片堆叠结构的芯片表面布线图。图5是根据本专利技术第一实施例的制造芯片堆叠结构的方法的示意图。参照图1、图3至图5，根据本专利技术第一实施例的芯片堆叠结构包括基板30 ;焊球40，形成在基板30下方，用于电连接到外部电路；硅通孔芯片10和非硅通孔芯片20，交替地设置在基板30上方；第一通孔11、第二通孔12和第三通孔13，形成在硅通孔芯片10中，可选地，第一通孔11形成在硅通孔芯片10的一侧，第二通孔12和第三通孔13形成在硅通孔芯片10的另一侧，另外，第一通孔11、第二通孔12和第三通孔13也可以根据实际需要形成在其它位置；导电支撑结构51，位于硅通孔芯片10之间，用于支撑硅通孔芯片10和非硅通孔芯片20，并且导电支撑结构51的厚度与非硅通孔芯片20的厚度基本相同，在导电支撑结构51中形成导电通孔，从而实现芯片之间的电连接。在本专利技术中，为了实现硅通孔芯片10和非硅通孔芯片20的电连接，形成在导电支撑结构51中的导电通孔可以与第二通孔12或第三通孔13电连接。即，在本专利技术中，第二通孔12或第三通孔13可以延伸到导电支撑结构51中，从而形成导电通孔。根据实际需要，第一通孔11、第二通孔12和第三通孔13可以形成为多个。其中，第一通孔11用于非硅通孔芯片20的电连接；第二通孔12可以用于硅通孔芯片10和非硅通孔芯片20中的至少一种的电连接，即，第二通孔12可以用于非硅通孔芯片20、用于硅通孔芯片10或者被硅通孔芯片10和非硅通孔芯片20所共用；第三通孔13用于硅通孔芯片10的电连接。具体地讲，例如，参照图5中的右侧图和图4可知，非硅通孔芯片20经由第一通孔11、第一通孔11和第二通孔12之间的布线以及第二通孔12实现电连接。硅通孔芯片10经由第三通孔13实现电连接。图5中的右侧视图用虚线箭头示出了示例性的电流流向。本领域技术人员可以根据实际需要来设计不同芯片之间的电连接关系。在本专利技术的第一实施例中，导电支撑结构51是形成在硅通孔芯片10和非硅通孔芯片20之间的台阶结构，该台阶结构与硅通孔芯片10是一体的，形成在硅通孔芯片10下方，用于支撑硅通孔芯片10和非硅通孔芯片20。下面，参照图5来详细描述根据本专利技术第一实施例的芯片堆叠结构的制造方法。首先，参照图5中的左边的视图，提供硅通孔芯片10和非硅通孔芯片20，并且在硅通孔芯片10中形成第一通孔11和第二通孔12以及通孔13 (在图5中未示出，参见图4)，台阶结构作为导电支撑结构51形成在硅通孔芯片10下方，并且与硅通孔芯片10是一体的。接下来，将一个硅通孔芯片10和一个非硅通孔芯片20层叠在一起，形成芯片堆叠件。然后，将芯片堆叠件层叠在基板30上，从而形成根据本专利技术第一实施例的芯片堆叠结构。根据需要，可以将多个硅通孔芯片10和多个非硅通孔芯片20层叠在一起，形成芯片堆叠结构。下面，将详细描述根据本专利技术第二实施例的。图2是根据本专利技术第二实施例的芯片堆叠结构的局部分开的示意图。图6是根据本专利技术第二实施例的制造芯片堆叠结构的方法的示意图。 根据本专利技术第二实施例的芯片堆叠结构与根据本专利技术第一实施例的芯片堆叠结构相似，区别之处在于在本专利技术第二实施例的芯片堆叠结构中，导电支撑结构52是凸块、焊球等电连接结构，而不是如第一实施例中所述的台阶结构。导电支撑结构52设置在硅通孔芯片10之间，作为一个单独的元件，并且在导电支撑结构52中形成导电通孔，该导电通孔与第二孔12或第三孔13电连接。优选地，导电支撑结构52的厚度与非硅通孔芯片20的厚度基本相同。下面参照图6来描述根据本专利技术第二实施例的芯片堆叠结构的方法。首先，提供硅通孔芯片10和非硅通孔芯片20，在硅通孔芯片10中形成第一通孔11、第二通孔12和第三通孔13 (在图6中未示出，参见图4)。然后将硅通孔芯片本文档来自技高网...

【技术保护点】
一种芯片堆叠结构，其特征在于所述芯片堆叠结构包括：基板；焊球，形成在基板下方，用于电连接到外部电路；硅通孔芯片和非硅通孔芯片，交替地设置在基板上方；第一通孔，形成在硅通孔芯片中，用于非硅通孔芯片的电连接；第二通孔，形成在硅通孔芯片中，用于非硅通孔芯片和硅通孔芯片中的至少一种的电连接；第三通孔，形成在硅通孔芯片中，用于硅通孔芯片的电连接；导电支撑结构，位于硅通孔芯片之间，用于支撑硅通孔芯片和非硅通孔芯片，并用于硅通孔芯片和非硅通孔芯片之间的电连接。

【技术特征摘要】
1.一种芯片堆叠结构，其特征在于所述芯片堆叠结构包括 基板； 焊球，形成在基板下方，用于电连接到外部电路； 硅通孔芯片和非硅通孔芯片，交替地设置在基板上方； 第一通孔，形成在硅通孔芯片中，用于非硅通孔芯片的电连接； 第二通孔，形成在硅通孔芯片中，用于非硅通孔芯片和硅通孔芯片中的至少一种的电连接； 第三通孔，形成在硅通孔芯片中，用于硅通孔芯片的电连接； 导电支撑结构，位于硅通孔芯片之间，用于支撑硅通孔芯片和非硅通孔芯片，并用于硅通孔芯片和非硅通孔芯片之间的电连接。2.根据权利要求1所述的芯片堆叠结构，其特征在于所述导电支撑结构的厚度与所述非硅通孔芯片的厚度基本相同。3.根据权利要求1所述的芯片堆叠结构，其特征在于在所述导电支撑结构中形成导电通孔，所述导电通孔与第二通孔或第三通孔电连接。4.根据权利要求1所述的芯片堆叠结构，其特征在于所述导电支撑结构为形成在硅通孔芯片下方的台阶结构，所述台阶结构与硅通孔芯片是一体的。5.根...

【专利技术属性】
技术研发人员：陈峥嵘，
申请(专利权)人：三星半导体中国研究开发有限公司，三星电子株式会社，
类型：发明
国别省市：