【技术实现步骤摘要】
本专利技术涉及硅芯片的硅通孔结构,特别涉及使用图案化表面和图案化侧壁来提升局部隔离层沉积于硅芯片主体的粘附力,更涉及使用局部隔离来提高局部隔离层的可靠性。
技术介绍
因为功能性增加的竞争需求以及越来越小的电子产品的竞争需求,迫使器件生产商要专利技术出更加复杂的封装设计,所以对于半导体器件来说,封装需求变得越来越严格。特别是,器件小型化的需求不断增加,已经使得封装生产商进行多芯片的垂直集成(verticalintegration)以减小整个封装的尺寸,使得最终的电子产品能够更小。例如“系统级封装(system-1n-package)”设计已经用于CMOS图像传感器以及相关的数字信号处理器和存储器芯片。为了电连接在这些垂直集成封装里的芯片,首先在硅芯片上形成硅通孔(TSV)并把这些TSV填充满导体,导体连接到每个芯片下面的焊球凸点(solder bump)上。因为硅芯片主体是半导电的,在填充导体入TSV之前,需要隔离TSV。类似地,TSV周围的硅表面以及其上的导体也需要隔离。为了隔离TSV和周围的硅表面,有一个方法是通过使用大约300° C的高温过程沉积一层氧化 ...
【技术保护点】
一种为硅芯片的第一侧和第二侧之间提供电通路的硅通孔结构,其中所述第一侧有第一侧表面,所述第二侧有第二侧表面,所述通孔结构包括:一通孔,其从所述第一侧表面延伸到所述第二侧表面穿透所述芯片,其在所述第一侧表面有第一端,在所述第二侧表面有第二端;一局部隔离层,其被沉积在所述通孔的侧壁上和在所述第一端周围的至少部分第一侧表面上;多个密集的微结构,其被安排成非随机图案,并被制作在所述第一端周围的至少部分第一侧表面上,所述局部隔离层覆盖于所述微结构上,用于提高所述局部隔离层沉积于所述芯片的粘附力,其中大部分微结构的深度至少为1μm。
【技术特征摘要】
2012.11.12 US 13/674,0961.一种为硅芯片的第一侧和第二侧之间提供电通路的硅通孔结构,其中所述第一侧有第一侧表面,所述第二侧有第二侧表面,所述通孔结构包括 一通孔,其从所述第一侧表面延伸到所述第二侧表面穿透所述芯片,其在所述第一侧表面有第一端,在所述第二侧表面有第二端; 一局部隔离层,其被沉积在所述通孔的侧壁上和在所述第一端周围的至少部分第一侧表面上; 多个密集的微结构,其被安排成非随机图案,并被制作在所述第一端周围的至少部分第一侧表面上,所述局部隔离层覆盖于所述微结构上,用于提高所述局部隔离层沉积于所述芯片的粘附力,其中大部分微结构的深度至少为Iu m。2.根据权利要求1所述的通孔结构,其中大部分微结构的宽度在2iim和4iim之间。3.根据权利要求1所述的通孔结构,其中所述局部隔离层是由聚合物材料构成。4.根据权利要求1所述的通孔结构,其中所述通孔是锥形的或垂直的。5.根据权利要求1所述的通孔结构,其中所述侧壁包括多个台阶或齿形,其用于提高所述侧壁和沉积在其上的所述局部隔离层之间的粘附力,其中大部分台阶或大部分齿形的深度至少为I y m。6.根据权利要求1所述的通孔结构,还包括一导电层,其被沉积在所述局部隔离层上,以覆盖但不接触所述通孔侧壁和由所述局部隔离层覆盖的部分第一侧表面,其中沉积在所述第一侧表面上的所述局部隔离层的外边界和所述第一侧表面上的所述导电层的外边界对齐。7.根据权利要求6所述的通孔结构,其中所述导电层由金属构成。8.根据权利要求6所述的通孔结构,还包括一保护层,其沉积在所述导电层上,以覆盖所述导电层和所述局部隔离层。9.根据权利要求8所述的通孔结构,其中所述保护层是由聚合物材料构成。10.根据权利要求8所述的通孔结构,还包括一软保护材料,其被沉积在所述第一侧表面上,并贴附于沉积在所述第一侧表面上的所述局部隔离层的外边界和所述第一侧表面上的所述导电层的外边界,用以保护所述局部隔离层和所述导电层的边缘,免受暴露。11.根据权利要求6所述的通孔结构,其中沉积在所述第一侧表面上的所述局部隔离层的外边界与围住多个微结构的最小外边界对齐。12.根据权利要求6所述的通孔结构,其中所述第二端被一个位于所述第二侧表面上的金属焊盘覆盖,使得所述导电层连接所述金属焊盘,从而形成所述第一侧和所述第二侧之间的电通路。13.一种形成硅通孔结构的方法,其中所...
【专利技术属性】
技术研发人员:罗珮璁,谢斌,杨丹,
申请(专利权)人:香港应用科技研究院有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。