双端口存储器及其制造方法技术

本发明专利技术提供一种双端口存储器，其包括：第一单端口存储器，用于存储所述双端口存储器的偶数地址的数据；第二单端口存储器，用于存储所述双端口存储器的奇数地址的数据，其中，当对奇数地址进行读操作时，能够同时对偶数地址进行写操作；当对偶数地址进行读操作时，能够同时对奇数地址进行写操作。本发明专利技术还提供一种利用单端口存储器制造双端口存储器的方法。根据本发明专利技术的双端口存储器实现了典型的双端口存储器的功能，并且在保持存储容量和速度不变的同时，能够减少芯片面积。

【技术实现步骤摘要】

本专利技术涉及存储器及其制造方法，特别是具有双端口的存储器及其制造方法。
技术介绍
存储器按照读取数据的方式不同可分为单端口存储器和双端口存储器。与单端口存储器相比，双端口存储器由于具有两组相互独立的读写控制线路而能够进行高速存取操作，因此在与计算机相关的领域中被广泛地采用。例如，双端口 RAM和FIFO即为用于主机与外部设备之间、多个主机之间通信的两种双端口存储器。然而，由于采用两组独立的读写控制线路，双端口存储器占用较大的芯片面积，从而导致包含双端口存储器的电路器件具有较高的制造成本。
技术实现思路
本专利技术要解决的技术问题在于提供一种双端口存储器，其在具有高速存取功能的同时，减少芯片占用面积。本专利技术提供一种双端口存储器，其包括第一单端口存储器，用于存储所述双端口存储器的偶数地址的数据；第二单端口存储器，用于存储所述双端口存储器的奇数地址的数据，其中，当对奇数地址进行读操作时，能够同时对偶数地址进行写操作；当对偶数地址进行读操作时，能够同时对奇数地址进行写操作。所述双端口存储器还包括数据选择器电路，该电路包括第一对数据选择器，其中，每个数据选择器用于选择外部读操作使能信号或外部写操作使能信号，以向所述第一单端口存储器或所述第二单端口存储器提供使能信号，并且其中一个数据选择器与所述第一单端口存储器相连，另一个数据选择器与所述第二单端口存储器相连；第二对数据选择器，其中，每个数据选择器用于选择外部写操作使能信号或写屏蔽信号，以向所述第一单端口存储器或所述第二单端口存储器提供写使能信号，并且其中一个数据选择器与所述第一单端口存储器相连，另一个数据选择器与所述第二单端口存储器相连；第三对数据选择器，其中，每个数据选择器用于根据外部读地址或外部写地址向所述第一单端口存储器或所述第二单端口存储器提供读写地址，并且其中一个数据选择器与所述第一单端口存储器相连，另一个数据选择器与所述第二单端口存储器相连；第四数据选择器，用于选择输出所述第一单端口存储器的读数据输出和所述第二单端口存储器的读数据输出两者之一。所述第三对数据选择器根据所述外部读地址除以2得到的数据向所述第一单端口存储器或所述第二单端口存储器提供读地址，所述第三对数据选择器根据所述外部写地址除以2得到的数据向所述第一单端口存储器或所述第二单端口存储器提供写地址。当同时对所述双端口存储器的奇偶地址进行操作时，每对数据选择器之间选择输入端的信号彼此相反。所述双端口存储器还包括触发器，用于向所述第四数据选择器提供选择信号。在所述双端口存储器中，所述数据选择器电路的选择信号由读写地址的奇偶决定。所述数据选择器电路的所述选择信号可以根据外部读地址的最低位以及外部写地址的最低位得到。本专利技术还提供一种利用单端口存储器制造双端口存储器的方法，其中，提供第一单端口存储器，用于存储偶数地址的数据；提供第二单端口存储器，用于存储奇数地址的数据；当对奇数地址进行读操作时，能够同时对偶数地址进行写操作；当对偶数地址进行读操作时，能够同时对奇数地址进行写操作。所述方法还包括提供数据选择器电路，该电路包括第一对数据选择器，其中，每个数据选择器用于选择外部读操作使能信号或外部写操作使能信号，以向所述第一单端口存储器或所述第二单端口存储器提供使能信号，并且其中一个数据选择器与所述第一单端口存储器相连，另一个数据选择器与所述第二单端口存储器相连；第二对数据选择器，其中，每个数据选择器用于选择外部写操作使能信号或写屏蔽信号，以向所述第一单端口存储器或所述第二单端口存储器提供写使能信号，并且其中一个数据选择器与所述第一单端口存储器相连，另一个数据选择器与所述第二单端口存储器相连；第三对数据选择器，其中，每个数据选择器用于根据外部读地址或外部写地址向所述第一单端口存储器或所述第二单端口存储器提供读写地址，并且其中一个数据选择器与所述第一单端口存储器相连，另一个数据选择器与所述第二单端口存储器相连；第四数据选择器，用于选择输出所述第一单端口存储器的读数据输出和所述第二单端口存储器的读数据输出两者之一。所述第三对数据选择器根据所述外部读地址除以2得到的数据向所述第一单端口存储器或所述第二单端口存储器提供读地址，所述第三对数据选择器根据所述外部写地址除以2得到的数据向所述第一单端口存储器或所述第二单端口存储器提供写地址。当同时对所述双端口存储器的奇偶地址进行操作时，每对数据选择器之间选择输入端的信号彼此相反。所述方法还包括提供触发器，用于向所述第四数据选择器提供选择信号。在所述方法中，所述数据选择器电路的选择信号由读写地址的奇偶决定。所述数据选择器电路的所述选择信号可以根据外部读地址的最低位以及外部写地址的最低位得到。与现有技术相比，本专利技术的双端口存储器包括两个单端口存储器，因此，本专利技术双端口存储器具有典型的双端口存储器的功能，同时与典型的双端口存储器相比，在保持存储容量和速度不变的同时，能够减少芯片占用面积。附图说明下面结合附图说明本专利技术的优选实施例。附图中图1(A)表示典型的单端口存储器的物理结构图；图1(B)表示典型的双端口存储器的物理结构图；图1 (C)表示图1⑶所示的双端口存储器的工作时序图；图2表示本专利技术的双端口存储器的原理示意图；图3表示本专利技术实施例的双端口存储器的物理结构图；图4表示本专利技术实施例的双端口存储器的工作时序图5(A)_5(D)表示用于本专利技术实施例双端口存储器的数据选择器选择信号产生电路的逻辑示意图。具体实施例方式图1(A)示出典型的单端口存储器的物理结构图。该单端口存储器包括时钟信号端CLK、片选使能信号端CEN、写使能信号端WEN、读写地址输入端A、写数据输入端D、读数据输出端Q。在对该单端口存储器进行读写操作时，片选使能信号端CEN保持为低电平。当对该单端口存储器进行读操作时，向读写地址输入端A输入地址，读数据输出端Q在下一个时钟周期输出该地址中的数据。当对该单端口存储器进行写操作时，写使能信号端WEN为低电平，从读写地址输入端A输入地址，通过写数据输入端D向该地址写入数据。图1(B)示出典型的双端口存储器的物理结构图。图1(C)是图1(B)所示的双端口存储器的工作时序图。以下结合图1(B)和图1(C)进行描述。该双端口存储器包括读操作时钟信号端CLKA、读操作使能信号端CENA、读操作地址输入端AA、读操作数据输出端QA、写操作时钟信号端CLKB、写操作使能信号端CENB、写操作地址输入端AB和写操作数据输入端DB。当对该双端口存储器进行读取操作时，读操作使能信号端CENA为低电平，向读操作地址输入端AA输入地址，然后读操作数据输出端QA在下一个时钟周期输出该地址中的数据。当对该双端口存储器进行写操作时，写操作使能信号端CENB为低电平，向写操作地址输入端AB输入地址，通过写操作数据输入端DB向该地址写入数据。在上述双端口存储器中，上述读操作和写操作可以同步进行，因此能够提高存储器的访问速度。图2是本专利技术的双端口存储器的原理示意图。当使用双端口存储器同步存取数据时，可以使同步存取的读地址和写地址保持某种关系，例如，当读取偶地址时，同步写入奇地址；当写入偶地址时，同步读取奇地址。因此，如图2所示，双端口存储器被物理地分割成偶地址单端口存储器和奇地址单端口存储器。本文档来自技高网...

【技术保护点】
一种双端口存储器，其特征在于，包括：第一单端口存储器，用于存储所述双端口存储器的偶数地址的数据；及第二单端口存储器，用于存储所述双端口存储器的奇数地址的数据；其中，当对奇数地址进行读操作时，能够同时对偶数地址进行写操作；当对偶数地址进行读操作时，能够同时对奇数地址进行写操作。

【技术特征摘要】
1.一种双端口存储器，其特征在于，包括 第一单端口存储器，用于存储所述双端口存储器的偶数地址的数据；及 第二单端口存储器，用于存储所述双端口存储器的奇数地址的数据； 其中，当对奇数地址进行读操作时，能够同时对偶数地址进行写操作；当对偶数地址进行读操作时，能够同时对奇数地址进行写操作。2.如权利要求1所述的双端口存储器，其特征在于，还包括数据选择器电路，该数据选择器电路包括 第一对数据选择器，其中，每个数据选择器用于选择外部读操作使能信号或外部写操作使能信号，以向所述第一单端口存储器或所述第二单端口存储器提供使能信号，并且其中一个数据选择器与所述第一单端口存储器相连，另一个数据选择器与所述第二单端口存储器相连； 第二对数据选择器，其中，每个数据选择器用于选择外部写操作使能信号或写屏蔽信号，以向所述第一单端口存储器或所述第二单端口存储器提供写使能信号，并且其中一个数据选择器与所述第一单端口存储器相连，另一个数据选择器与所述第二单端口存储器相连； 第三对数据选择器，其中，每个数据选择器用于根据外部读地址或外部写地址向所述第一单端口存储器或所述第二单端口存储器提供读写地址，并且其中一个数据选择器与所述第一单端口存储器相连，另一个数据选择器与所述第二单端口存储器相连；及 第四数据选择器，用于选择输出所述第一单端口存储器的读数据输出和所述第二单端口存储器的读数据输出两者之一。3.如权利要求2所述的双端口存储器，其特征在于，所述第三对数据选择器根据所述外部读地址除以2得到的数据向所述第一单端口存储器或所述第二单端口存储器提供读地址，所述第三对数据选择器根据所述外部写地址除以2得到的数据向所述第一单端口存储器或所述第二单端口存储器提供写地址。4.如权利要求2所述的双端口存储器，其特征在于，当同时对奇偶地址进行操作时，每对数据选择器之间选择输入端的信号彼此相反。5.如权利要求2所述的双端口存储器，其特征在于，还包括触发器，用于向所述第四数据选择器提供选择信号。6.如权利要求2所述的双端口存储器，其特征在于，所述数据选择器电路的选择信号由读写地址的奇偶决定。7.如权利要求6所述的双端口存储器，其特征在于，所述数据选择器电路的所述选择信号根据所述外部读地址的最低位以及所述外部写地址的最低位得到。8.一种利用单端口存储器制造双端口存储器的方法，其特征在于，所述方法包括 提供第一单端...

【专利技术属性】
技术研发人员：张卫华，喻梅，
申请(专利权)人：迈实电子上海有限公司，
类型：发明
国别省市：